Le but de ce post-doctorat est de préparer la prochaine génération de solveurs RO. Nous proposons donc d’étudier la possibilité de l’accélération matérielle à base de FPGA pour exécuter certains blocs ou la totalité des algorithmes de RO [4,5]. Les blocs pour lesquelles une telle solution n’est pas efficace peuvent être parallélisés et exécutés sur une plate-forme de calcul standard. L’environnement d’exécution proposé correspondra donc à une plateforme de calcul qui intégrera des FPGA. L’accès à cette plateforme nécessitera un ensemble d’outils. Ces outils doivent offrir des fonctionnalités telles que (a) l’analyse et la pré-compilation d’une entrée ou d’un problème ou sous-problème de RO par exemple, (b) le partitionnement HW / SW et l’optimisation de logique dédiée et enfin (c) la génération d’un exécutable logiciel et un bitstream.
La première étape sera donc de trouver les algorithmes de RO qui peuvent se prêtent bien à l’accélération matérielle. Une analyse et une classification des différents algorithmes de RO sont ainsi nécessaires. Nous proposerons ensuite, des méthodologies de partitionnement HW / SW pour les différentes classes d’algorithmes.
Les résultats obtenus seront implémentés pour donner lieu à un prototype de compilation qui à partir d’une instance RO va générer un exécutable logiciel et un bitstream. Ces derniers seront implémentés et exécutés sur une plateforme de calcul munie de FPGA afin d’évaluer le gain en performance et l’impacte sur la consommation énergétique de la solution que nous proposons.

Ce sujet s’inscrit dans le contexte du développement des véhicules/drones/robots autonomes.
L’environnement du véhicule est représenté par une grille d’occupation 3D, dans laquelle chaque cellule contient la probabilité de présence d’un objet. Cette grille est réactualisée au fil du temps, grâce aux données capteurs (Lidar, Radar, Camera).
Les algorithmes de plus haut niveau (path planning, évitement d’obstacle, …) raisonnent sur des objets (trajectoire, vitesse, nature). Il faut donc extraire ces objets de la grille d’occupation : clustering, classification, et tracking.
De nombreux travaux abordent ces traitements dans un contexte vision, en particulier grâce au deep learning. Ils montrent par contre une très grande complexité calculatoire, et ne tirent pas parti des spécificités des grilles d’occupation (absence de textures, connaissance a priori des zones d’intérêt ...). On souhaitent trouver des techniques plus adaptées à ces particularités et plus compatibles avec une implémentation plus économe en calcul.
L’objectif du post-doc est de déterminer, à partir d’une suite de grilles d’occupation, le nombre et la nature des différents objets, leur position et vecteur vitesse, en exploitant les récentes avancées du deep Learning sur les données 3D non structurées.

Contexte
========
Notre laboratoire développe une technologie pour la génération dynamique de code autour de l’outil deGoal, destiné à la conception de générateurs de code spécialisés appelés compilettes. Une compilette est embarquée dans une application afin de générer dynamiquement le code d’un kernel de calcul. Le fait de pouvoir générer dynamiquement le code d’un kernel permet de mettre en œuvre des optimisations qui sont par nature hors de portée d’un compilateur traditionnel : optimisations sur les données à traiter, et sur la connaissance du contexte d’exécution. En comparaison avec les outils de l’état de l’art (compilation dynamique, typiquement Java Just-In-Time compilation, et runtime optimizers), les compilettes ont une très faible empreinte mémoire et génèrent le code beaucoup plus rapidement.
Afin de fournir la meilleure performance d’exécution des kernels spécialisés avec des compilettes deGoal, les compilettes sont implantées à partir d’un langage dédié de haut niveau. Cette solution présente les meilleures garanties en termes de performance d’exécution, mais présente aussi l’inconvénient de nécessiter la réécriture de l’implantation de chaque kernel devant être optimisé dans une compilette. Pour l’industrie logicielle, cette contrainte peut constituer un frein majeur à l’adoption de notre technologie, parce que la minimisation des coûts de production logicielle passe en majorité par une réutilisation maximale des codes sources existants.

Objectif
========
L’objectif de ce travail est de construire un générateur automatique de compilettes capable de travailler à partir d’une base de code existante (typiquement, du code C ANSI), et pouvant s’intégrer à une chaîne de production de code utilisant les technologies traditionnelles de compilateur.

Le projet TSUNAMY a pour objectif de re-penser la conception des futures puces manycore selon une approche collaborative matériel/logiciel. Il visera notamment l’intégration de crypto-processeurs dans une telle puce, qui devient du même coup une architecture hétérogène dans laquelle l’ordonnancement, l’allocation, le partage et l’isolation des ressources seront des problématiques majeures.

Le laboratoire LaSTRE a conçu Anaxagoros, un micro-noyau qui assure de bonnes propriétés en termes de sécurité et d’intégration d’applications à criticités mixtes et se prête donc bien à la virtualisation de systèmes d’exploitation. Faire évoluer cette couche de virtualisation dans le cadre du projet TSUNAMY est le principal but de ce sujet de post-doctorat.

Le premier problème à traiter tient au passage d’Anaxagoros à l’échelle des manycores. Ce système a été développé pour s’adapter aux multi-coeurs : des techniques innovantes pour minimiser le nombre de points de synchronisation ont été proposées pour atteindre un haut niveau de parallélisme en mode "lock-free". C’est une première étape, mais le passage aux manycores apporte d’autres problématiques comme la cohérence des caches ou un accès non uniforme à la mémoire, qui nécessitent de se concentrer sur la localité des données. Le second problème sera d’incorporer dans Anaxagoros de véritables capacités de sécurité, notamment dans la protection contre les canaux cachés ou pour la confidentialité. Le troisième et dernier problème qui sera traité par des interactions avec les partenaires du projet sera de déterminer des techniques qui pourront être implémentées directement au niveau matériel pour empêcher que même une faille dans du logiciel habituellement considéré comme sûr ne permettra pas à un attaquant d’obtenir un accès à des données privées ou des fuites d’information.