Modélisation du bruit de charge dans les qubits de spin
Grace à de forts partenariats entre plusieurs instituts de recherche, Grenoble est pionnière dans le développement de futurs technologies à base de qubits de spin utilisant des procédés de fabrication identiques à ceux utilisés dans l’industrie de la microélectronique silicium. Le spin d’un qubit est souvent manipulé avec des signaux électriques alternatifs (AC) grâce à divers mécanismes de couplage spin-orbite (SOC) qui le couplent à des champs électriques. Cela le rend également sensible aux fluctuations de l'environnement électrique du qubit, ce qui peut entraîner une grande variabilité de qubit à qubit et du bruit de charge. Le bruit de charge dans les dispositifs à qubits de spin provient potentiellement d'événements de chargement/déchargement au sein des matériaux amorphes et défectueux (SiO2, Si3N4…) et des interfaces des dispositifs. L'objectif de ce postdoc est d'améliorer la compréhension du bruit de charge dans les dispositifs à qubits de spin grâce à des simulations à différentes échelles. Ce travail de recherche se fera à l’aide de méthode de type ab initio et également grâce à l’utilisation du code TB_Sim, développé au sein de l’institut CEA-IRIG. Ce dernier est capable de décrire des structures de qubits très réalistes en utilisant des modèles de liaison forte atomique et multi-bandes k.p.
Modélisation des qubits de spin à base de SiGe
Le CEA développe une plateforme originale de qubits de spin basée sur la technologie "silicon-on-insulator" (SOI) et se tourne désormais vers de nouvelles voies en Si/SiGe (électrons) et Ge/SiGe (trous). Cette activité est menée par un consortium regroupant trois des principaux laboratoires de Grenoble : le CEA-IRIG, le CEA-LETI et le CNRS-Néel. Sur cette plateforme SOI, Grenoble a, par exemple, démontré la manipulation électrique d'un spin unique d'électron, ainsi que le premier qubit de spin de trou, et a récemment obtenu des durées de vie et un couplage spin-photon record pour des spins de trou. Dans ce contexte, il est essentiel de soutenir le développement de ces technologies quantiques avancées avec une théorie et une modélisation de pointe. Le CEA-IRIG développe activement le code TB_Sim. TB_Sim est capable de décrire des structures de qubits très réalistes jusqu'à l'échelle atomique si nécessaire, en utilisant des modèles de liaisons fortes atomistiques et des modèles k.p multi-bandes pour la structure électronique des matériaux. En utilisant TB_Sim, le CEA a récemment examiné divers aspects de la physique des qubits de spin, en étroite collaboration avec les groupes expérimentaux de Grenoble et avec les partenaires du CEA en Europe. Le premier objectif de ce travail de recherche est de renforcer notre compréhension des qubits de spin d'électron basés sur les hétérostructures Si/SiGe grâce à la modélisation analytique ainsi qu'à la simulation numérique avancée avec TB_Sim. Le second objectif est de comparer les performances de la plateforme Si/SiGe aux autres plateformes Ge/SiGe et Si MOS pour identifier ses points forts et ses faiblesses.
Developpement de contacts métalliques pour les transistors MOSFET à canal MoS2
Ce travail s’inscrit dans le contexte actuel des recherches prospectives en micro-électronique qui essaye de tirer profit de nouveaux matériaux émergents aux dimensions nanométriques pour continuer la réduction d’échelle des dispositifs MOSFETs. Aujourd’hui, les matériaux 2D, en particulier les dichalcogénures de métaux de transition, présente une alternative intéressante aux technologies Si. En effet, la structure lamellaire des matériaux 2D permet de travailler avec seulement quelques monocouches. En utilisant ces matériaux comme canal du transistor, ils offrent une très bonne immunité aux effets de canal court par rapport aux transistors à effet de champ conventionnels à base de Si.
Cependant, l'introduction de ces nouveaux matériaux semi-conducteurs comme pose un certain nombre de problèmes. Le premier d’entre eux concerne la formation des contacts source et drain. Si de nombreux efforts ont été déployés ces dernières années pour réduire les résistances de contact, pour beaucoup, ces approches ne sont pas compatibles avec une intégration CMOS. L'objectif principal de ce travail est donc de proposer une compréhension approfondie des caractéristiques des contacts électriques (basées sur différents matériaux) pour identifier la résistance de contact la plus faible qu’il est possible d’obtenir. Les processus impliqués, offrant une résistance de contact optimale, doivent être compatibles en vue d’une intégration dans notre plateforme CMOS avancée 200/300mm.
Le Post-Doc étudiera en profondeur les différents mécanismes permettant la formation de faibles résistances de contact entre une couche métallique et une couche de MoS2. Il devra identifier les matériaux les plus prometteurs et développer les procédés de dépôt associés. Enfin, ces études seront couplées à de la caractérisation électrique pour bien qualifier à la fois les matériaux et les interfaces permettant un fonctionnement optimal des transistors MOSFET MoS2.
Design des différents blocs d'un algorithme de calcul hyperdimensionel au sein de matrices mémoires non-volatiles
Pour répondre à différents enjeux scientifiques et sociétaux, les circuits intégrés de demain doivent gagner en efficacité énergétique. Or, la majorité de leur énergie est aujourd’hui consommée par les transferts de données entre les blocs mémoire et logique dans des architectures circuit de type Von-Neumann. Une solution émergente et disruptive à ce problème consiste à rendre possible des calculs directement dans la mémoire (« In-Memory Computing »). Dans le cadre de ce projet Carnot, nous proposons d’étudier la théorie du calcul hyper-dimensionnel (HDC) qui est aujourd’hui envisagée pour répondre au besoin de l’apprentissage machine dans le domaine de l’intelligence artificielle. Pour tester cette théorie, nous proposons de l’appliquer à la détection et à la classification de signaux physiologiques pour la reconnaissance de gestes. Ce domaine de recherche très prometteur pour les applications liées à l’interaction homme-machine, donne la possibilité a un utilisateur d’interagir directement par son activité musculaire.
Par rapport aux autres méthodes de classification, le calcul HDC présente des atouts importants : il est simple dans le sens où il s’appuie sur des opérations élémentaires, une seule passe est nécessaire pour l’entrainement (donc pas de rétro-propagation avec une mise à jour de poids synaptiques). Le fait qu’une entité soit représentée sur un vecteur de grande dimension (hyper-vecteur) rend cette approche peu sensible aux erreurs et aux bruits, ce qui représente un atout majeur pour travailler avec des signaux physiologiques.
Conception d'oscillateurs Opto-mécanique pour applications cryogéniques
Les processeurs quantiques constituent une rupture technologique qui ouvrira la voie à la résolution de problèmes de calcul insolubles pour les architectures classiques. Un des challenges consiste à réaliser une électronique de contrôle, d’excitation et de lecture au plus proche des Qbits et fonctionnant à température cryogénique.
Parmi les fonctions clés de l’électronique cryogénique, les oscillateurs sont omniprésents dans les architectures de lecture des Qbits ou dans les références de fréquence nécessaires aux transmissions de données haut débit par exemple. Ils doivent présenter un faible bruit de phase pour limiter la dégradation de la précision de l’état du Qbit (fidélité), une faible consommation et un très faible encombrement. Le post-doc consistera à réaliser un démonstrateur d’oscillateur très faible bruit de phase se basant sur des résonateurs opto-mécaniques innovants développés au LETI et à étudier leur comportement à température cryogénique. Le post doc pourra s’appuyer sur des transducteurs optomécaniques déjà existants au LICA et sur l’expérience du LGECA dans la conception d’électronique de conditionnement des transducteurs optomécaniques et le test des circuits cryogéniques d’autre part
Conception de Machines d'Ising basées sur des réseaux d'oscillateurs spintroniques couplés par circuits CMOS
Le nombre et la complexité des tâches de calculs nécessaires au développement de nos sociétés basées sur l’information et la communication sont de plus en plus importants et pose un problème prégnant en besoin énergétique. Il est ainsi indispensable de proposer de nouvelles architectures matérielles de calculateurs permettant d’améliorer drastiquement leur efficacité énergétique.
Le postdoc contribuera à la réalisation de Machines d’Ising qui sont des architectures de calcul innovantes, inspirées du monde vivant et de la physique et qui permettent de résoudre des problèmes complexes d’optimisation. Dans le cadre du projet ANR SpinIM, le postdoc contribuera à la démonstration d’une machine d’Ising basée sur le couplage électrique de nano-oscillateurs à transfert de spin (Spin Torque Nano Oscillators, STNO). En particulier il aura pour rôle de concevoir la puce CMOS réalisant le couplage paramétrable du réseau d’oscillateurs. Son rôle couvrira la modélisation Verilog A du STNO en se basant sur l’expérience de Spintec et la conception du circuit CMOS de couplage au niveau schématique et son implémentation physique (layout). Le post doc assurera la validation du circuit CMOS en laboratoire et participera à la validation fonctionnelle de la machine d’Ising sur des tâches de calcul d’optimisation. Le post doc se déroulera au sein du laboratoire LGECA qui acquis une expérience dans la co-conception spintronique-CMOS.
Conception et réalisation du contrôle magnétique de matrices de 1 000 qubits
L’ordinateur quantique est aujourd’hui un axe fort de recherche au CEA-LETI et dans de nombreux instituts et entreprises à travers le monde. En particulier, des champs magnétiques hautes fréquences localisés permettent de contrôler l’état de spin des qubits. Le passage à grande échelle (plus de 1 000 qubits) de cette technique de manipulation représente un véritable challenge technologique.
L’analyse bibliographique et les études déjà réalisées permettront de faire ressortir les avantages et les inconvénients des différentes techniques de contrôle. En collaboration avec les équipes d’intégration technologique, de simulation et de conception, de nouveaux développements technologiques et différents designs pourront être proposés pour mettre à profit les procédés disponibles (assemblages 3D, matériaux supraconducteurs…) et aboutir à la réalisation d’une preuve de concept pour le contrôle de qubits.
Développement de substrats grande surface pour l’électronique de puissance
L’amélioration des performances des composants en électronique de puissance constitue un enjeu majeur pour la réduction de notre consommation d’énergie. Le diamant apparaît comme le candidat ultime pour l’électronique de puissance. Cependant les petites dimensions et le prix des substrats sont des freins à l’utilisation de ce matériau. L’objectif principal du travail est de dépasser ces deux difficultés en découpant les échantillons en couches minces par SmartCut™ et en réalisant un pavage de ces couches minces pour obtenir des substrats compatibles avec la microélectronique.
Pour cela, différentes expériences seront réalisées en salle blanche. Dans un premier temps, il faudra fiabiliser le procédé SmartCut™. Des caractérisations du type microscopie optique, AFM, MEB, Raman, XPS, électriques… seront réalisées afin de mieux comprendre les mécanismes qui entrent en jeu dans ce procédé.
Le candidat pourra être amené à travailler sur les autres matériaux grand gap étudiés au laboratoire comme le GaN et le SiC ce qui lui permettra d’avoir une vision élargie sur les substrats pour l’électronique de puissance.
Conception de Matrice 2D pour Calcul Quantique sur Silicium avec Validation par Simulation
L'objectif est de concevoir une structure matricées 2D pour le calcul quantique sur silicium afin d'envisager des structures de plusieurs centaines de Qubits physique.
En particulier le sujet sera focalisé sur :
- La fonctionnalité de la structure (interaction coulombienne, RF et quantique)
- Les contraintes de fabrication (simulation et contrainte de procédé réaliste)
- La variabilité des composants (Prise en compte de paramètre de variabilité et défectivité réaliste)
- Les contraintes induites sur les algorithmes (code de correction d'erreur)
- Scalabilité de la structure vers des milliers de Qubit physiques
Le candidat travaillera au sein d'un projet de plus de cinquante personnes avec des expertises couvrant la conception, la fabrication, la caractérisation et la modélisation des qubits de spin ainsi que des disciplines connexes (cryoélectronique, algorithmes quantiques, correction d'erreurs quantiques, …)
Effet de la présence de TSV sur la fiabilité des interconnexions dans le cadre des capteurs photographiques 3 couches
Parce que la réduction des dimensions basée sur la loi empirique de Moore a atteint ses limites, une technologie d'intégration alternative, telle que l'intégration tridimensionnelle (3DI) devient le courant dominant pour de plus en plus d'applications telles que les capteurs d'image CMOS (CIS), les mémoires... La 3ème génération de CIS empile jusqu'à 3 puces interconnectées par une liaison hybride (hybrid bonding) et des vias traversant le silicium - haute densité (TSV-HD). Le bon fonctionnement et l'intégrité des dispositifs et des circuits doivent être maintenus dans une telle intégration, en particulier dans le voisinage proche des TSVs. Le budget thermique, la dilatation du cuivre (Cu pumping/protrusion), le gauchissement des plaquettes de silicium minces peuvent entraîner des problèmes de rendement électrique et de fiabilité et doivent être, en conséquence, étudiés.
Le travail consiste à évaluer l'impact du TSV sur les performances et la fiabilité (électromigration, claquage diélectrique, BTI...) des interconnexions (BEOL) et des composants actifs (FEOL). Les données acquises permettront de définir des règles de conception et en particulier une zone interdite/d'exclusion potentielle (KOZ) et de calibrer un modèle éléments finis.