Développement d’un packaging hermétique couche mince pour des composants Switches MEMS RF
Le Leti a mis au point ces dernières années une technologie de commutateurs MEMS RF qui est à l’état de l’art de par ses performances RF et qui possède une maturité technologique industrielle. Pour finaliser ce composant et assurer un niveau de fiabilité sur le long terme requis pour des applications spatiales, le Leti développe actuellement un procédé innovant de packaging couche mince hermétique.
Le candidat s’intègrera dans l’équipe projet constituée pour travailler sur la mise au point de cette nouvelle brique technologique. Dans une première phase, il aura en charge la conception des véhicules de test, le suivi en salle blanche des lots visant à mettre au point les procédés de packaging couche mince, et enfin la réalisation des caractérisations en cours de process. Dans une seconde phase, le candidat optimisera le design des commutateurs MEMS RF en intégrant le packaging couche mince, en particulier il proposera de nouveaux designs visant des applications demandant des tenues à la puissance RF. Enfin, le candidat suivra la réalisation des lots des démonstrateurs de commutateurs en salle blanche, puis il supervisera et participera aux taches de caractérisation sur les composants packagés.
Conception de débitmètre ou viscosimètre MEMS de nouvelle génération
Ce sujet de Post-doc répond à de nombreuses demandes d’industriels pour des débitmètres ou viscosimètres travaillant sur une gamme étendue, moins chers et fonctionnant pour différents types de fluides (liquides ou gaz).
L’objectif ce post-doc est de réfléchir à la conception d’un capteur MEMS permettant la mesure de débit ou de la viscosité de tout type de fluide répondant aux spécifications fournies par les industriels.
En particulier il s’agira d’explorer les possibilités d’une utilisation du capteur de type "clou" (micro-capteur de force 3 axes) en exploitant la force de trainée ou les contraintes tangentielles proches des parois des canalisations qui devront être évaluées en fonction des régimes d’écoulement des différents fluides.
Il s’agira de dimensionner et modéliser le capteur et de déterminer les interactions avec les fluides et les caractéristiques des forces en jeu selon les différents régimes d’écoulement.
Le candidat devra posséder de solides connaissance en fluidique et en microsystèmes.
Developpement de contacts métalliques pour les transistors MOSFET à canal MoS2
Ce travail s’inscrit dans le contexte actuel des recherches prospectives en micro-électronique qui essaye de tirer profit de nouveaux matériaux émergents aux dimensions nanométriques pour continuer la réduction d’échelle des dispositifs MOSFETs. Aujourd’hui, les matériaux 2D, en particulier les dichalcogénures de métaux de transition, présente une alternative intéressante aux technologies Si. En effet, la structure lamellaire des matériaux 2D permet de travailler avec seulement quelques monocouches. En utilisant ces matériaux comme canal du transistor, ils offrent une très bonne immunité aux effets de canal court par rapport aux transistors à effet de champ conventionnels à base de Si.
Cependant, l'introduction de ces nouveaux matériaux semi-conducteurs comme pose un certain nombre de problèmes. Le premier d’entre eux concerne la formation des contacts source et drain. Si de nombreux efforts ont été déployés ces dernières années pour réduire les résistances de contact, pour beaucoup, ces approches ne sont pas compatibles avec une intégration CMOS. L'objectif principal de ce travail est donc de proposer une compréhension approfondie des caractéristiques des contacts électriques (basées sur différents matériaux) pour identifier la résistance de contact la plus faible qu’il est possible d’obtenir. Les processus impliqués, offrant une résistance de contact optimale, doivent être compatibles en vue d’une intégration dans notre plateforme CMOS avancée 200/300mm.
Le Post-Doc étudiera en profondeur les différents mécanismes permettant la formation de faibles résistances de contact entre une couche métallique et une couche de MoS2. Il devra identifier les matériaux les plus prometteurs et développer les procédés de dépôt associés. Enfin, ces études seront couplées à de la caractérisation électrique pour bien qualifier à la fois les matériaux et les interfaces permettant un fonctionnement optimal des transistors MOSFET MoS2.
Collage direct cuivre et sa fiabilité
La brique technologique de collage direct du cuivre (copper direct bonding en anglais) est l’une des approches les plus prometteuses concernant l’intégration 3-D. Le procédé de fabrication est mature comme présenté par divers travaux pour des approches plaque à plaque (wafer to wafer ou W2W en anglais) mais également dans le cas du puce à plaque (die to wafer ou D2W en anglais). Cependant, sa fiabilité est encore à démontrer même si des premiers résultats montrent que l’approche est prometteuse.
L’objectif de ce post-doc sera de conforter ces premiers résultats obtenus en W2W d’une part et d’autre part, d’étudier la fiabilité de l’approche D2W vis-à-vis des phénomènes d’électromigration et de stress induced voiding.
Le candidat aura en charge toute l’étude de fiabilité en commençant par le lancement des essais et l’analyse des résultats qui en découleront, l’analyse de défaillance (optique, IR, MEB, FIB,…), la détermination du/des mécanismes de dégradation.
Le candidat collaborera avec les doctorants travaillant sur le collage direct du cuivre et son intégration dans des dispositifs. Grâce à son expertise, il proposera des voies d’amélioration du procédé aussi bien d’un point de vue du procédé de fabrication que d’un point de vue géométrique.
Caractérisation électrique et modélisation de mémoires CBRAM (Conductive Bridge Random Access Memory)
Les mémoires CBRAM sont parmi les technologies les plus prometteuses comme alternative aux technologies Flash qui présentent des limites vis-à-vis des futures réductions de dimensions. Les CBRAM ont une structure de type capacitive, où un matériau chalcogénure est pris en sandwich entre une anode active en argent et une cathode inerte. En polarisant la cellule, les ions argent diffusent dans la matrice et atteignent la cathode où ils sont réduits. Un pont conducteur est formé dans la structure, créant une diminution de résistance. Ces structures peuvent fonctionner à très faible tension (~1V).
L’objectif principal du post doc est de mener les études de caractérisation électrique et la compréhension physique associée. L’objectif final est une forte amélioration des caractéristiques d’écriture, d’effacement, de cyclage, de retention d’information. Dans ce but des études approfondies seront menées, en particulier de la conduction et de la retention (mesures en température, lien entre courants et ions diffusées dans la matrice via un premier niveau de modélisation, …) Le candidat adressera à la fois les problèmes hardware et les méthodologies de test. Il étudiera diverses conditions de procédés, de géométries, d’architectures. Une forte interaction sera toujours recherchée avec les spécialistes de la caractérisation physico chimique pour une meilleure connaissance intime des matériaux et cellules.
Etude des contraintes thermomécaniques sur transistor HEMT AlGaN/GaN sur silicium.
Les procédés de fabrication utilisés pour les HEMT AlGaN/GaN sont complexes et entrainent la formation de nombreux défauts cristallins. Ces contraintes présentes dans la couche GaN peuvent engendrer des fissurations dans le film GaN ou des délaminations aux interfaces supérieures. D’autre part, ces contraintes mécaniques couplées à des contraintes thermiques de fonctionnement risquent de conduire à une fragilité et à une dégradation des performances électriques du dispositif. Cet assemblage hétérogène présente un comportement complexe. Les matériaux utilisés réagissent différemment aux contraintes thermomécaniques.
Le travail de ce postdoc consiste à étudier et à modéliser les déformations de cet ensemble, afin d’évaluer l’impact de ces contraintes sur les performances électriques des dispositifs latéraux et verticaux
Design des différents blocs d'un algorithme de calcul hyperdimensionel au sein de matrices mémoires non-volatiles
Pour répondre à différents enjeux scientifiques et sociétaux, les circuits intégrés de demain doivent gagner en efficacité énergétique. Or, la majorité de leur énergie est aujourd’hui consommée par les transferts de données entre les blocs mémoire et logique dans des architectures circuit de type Von-Neumann. Une solution émergente et disruptive à ce problème consiste à rendre possible des calculs directement dans la mémoire (« In-Memory Computing »). Dans le cadre de ce projet Carnot, nous proposons d’étudier la théorie du calcul hyper-dimensionnel (HDC) qui est aujourd’hui envisagée pour répondre au besoin de l’apprentissage machine dans le domaine de l’intelligence artificielle. Pour tester cette théorie, nous proposons de l’appliquer à la détection et à la classification de signaux physiologiques pour la reconnaissance de gestes. Ce domaine de recherche très prometteur pour les applications liées à l’interaction homme-machine, donne la possibilité a un utilisateur d’interagir directement par son activité musculaire.
Par rapport aux autres méthodes de classification, le calcul HDC présente des atouts importants : il est simple dans le sens où il s’appuie sur des opérations élémentaires, une seule passe est nécessaire pour l’entrainement (donc pas de rétro-propagation avec une mise à jour de poids synaptiques). Le fait qu’une entité soit représentée sur un vecteur de grande dimension (hyper-vecteur) rend cette approche peu sensible aux erreurs et aux bruits, ce qui représente un atout majeur pour travailler avec des signaux physiologiques.
Calibration automatique de boites quantiques assistée par réseaux de neurones et modèle physique
Les ordinateurs quantiques offrent de grandes promesses pour faire progresser la science, la technologie et la société en résolvant des problèmes au-delà des capacités des ordinateurs classiques. L'une des technologies de bits quantiques (qubits) les plus prometteuses est celle des qubits de spin, basés sur des boîtes quantiques (BQ) tirant parti de la grande maturité et de l'évolutivité des technologies des semi-conducteurs. Cependant, l'augmentation du nombre de qubits de spin nécessite de surmonter d'importants défis d'ingénierie, tels que la calibration de charge d'un très grand nombre de BQ. Le processus de calibration des BQ implique de multiples étapes complexes qui sont actuellement effectuées manuellement par les expérimentateurs, ce qui est long et fastidieux. Il est maintenant crucial de résoudre ce problème afin d'accélérer la R&D et de permettre la réalisation d’ordinateurs quantiques à grande échelle.
L'objectif de ce projet de post-doctorat est de développer un logiciel de calibration automatique de BQ combinant un réseau de neurones bayésien (BayNN) et un modèle physique reproduisant le comportement des dispositifs du CEA-Leti. Cette approche innovante tirant parti des estimations d'incertitude des BayNN et l’aspect prédictif du modèle permettra d’obtenir une solution de calibration automatique rapide et robuste aux non-idéalités des BQ.
Co-optimisation Design et Technologie de mémoires magnétorésistives pour le calcul dans la mémoire
Le coût énergétique associé aux mouvements de données à travers la hiérarchie des mémoires est devenu un facteur limitant dans les systèmes de calcul modernes. Afin d'enrayer cette tendance, des architectures innovantes favorisant un traitement plus local et parallélisable de l'information stockée sont proposées; il s'agit de "calcul proche/dans la mémoire" (Near/In-Memory Computing). Des gains importants sont anticipés, s'agissant notamment de tâches complexes (ex: optimisation combinatoire, analyse de graphes, cryptographie) et basées sur le traitement de volumes importants de données (ex: analyse de flux vidéos, bio-informatique). De telles applications sont particulièrement exigeantes en termes d'endurance, de rapidité et de densité. Les mémoires SRAM, satisfaisant les deux premiers critères, commencent à souffrir de leur surface et de leur consommation de puissance statique. Il convient donc d'évaluer des alternatives technologiques plus denses et non-volatiles, parmi lesquelles les mémoires magnétorésistives (MRAM) se distinguent en termes de compromis rapidité/endurance.
L'objectif principal sera d'estimer les améliorations permises par la MRAM en termes de compromis puissance/performance/aire (PPA), relativement aux solutions existantes à base de SRAM et pour des nœuds technologiques avancés. Une méthodologie d'analyse et de comparaison devra donc être établie pour diverses variantes MRAM, un modèle compact de l'élément mémoire permettant d'optimiser les cellules unitaires. Sur la base de ces travaux, des démonstrateurs fonctionnels IMC seront élaborés afin de quantifier l'apport de cette technologie sur un véhicule de test intégré.
Conception de Machines d'Ising basées sur des réseaux d'oscillateurs spintroniques couplés par circuits CMOS
Le nombre et la complexité des tâches de calculs nécessaires au développement de nos sociétés basées sur l’information et la communication sont de plus en plus importants et pose un problème prégnant en besoin énergétique. Il est ainsi indispensable de proposer de nouvelles architectures matérielles de calculateurs permettant d’améliorer drastiquement leur efficacité énergétique.
Le postdoc contribuera à la réalisation de Machines d’Ising qui sont des architectures de calcul innovantes, inspirées du monde vivant et de la physique et qui permettent de résoudre des problèmes complexes d’optimisation. Dans le cadre du projet ANR SpinIM, le postdoc contribuera à la démonstration d’une machine d’Ising basée sur le couplage électrique de nano-oscillateurs à transfert de spin (Spin Torque Nano Oscillators, STNO). En particulier il aura pour rôle de concevoir la puce CMOS réalisant le couplage paramétrable du réseau d’oscillateurs. Son rôle couvrira la modélisation Verilog A du STNO en se basant sur l’expérience de Spintec et la conception du circuit CMOS de couplage au niveau schématique et son implémentation physique (layout). Le post doc assurera la validation du circuit CMOS en laboratoire et participera à la validation fonctionnelle de la machine d’Ising sur des tâches de calcul d’optimisation. Le post doc se déroulera au sein du laboratoire LGECA qui acquis une expérience dans la co-conception spintronique-CMOS.