Réseaux de neurones bayésiens avec transistors à effet de champ à mémoire ferroélectrique (FeMFETs)

De plus en plus de systèmes critiques pour la sécurité reposent sur des fonctions d’intelligence artificielle (IA) qui exigent des capacités de calcul robustes et économe en énergie, souvent dans des environnements marqués par une rareté des données et une forte incertitude. Cependant, les approches traditionnelles de l’IA peinent à quantifier la confiance associée à leurs prédictions, ce qui les rend vulnérables à des décisions peu fiables, voire dangereuses.
Cette thèse s’inscrit dans le domaine émergent de l’électronique bayésienne, qui exploite l’aléa intrinsèque de nanodispositifs innovants pour effectuer des calculs bayésiens directement au niveau du matériel. En encodant les distributions de probabilité au sein même du hardware, ces dispositifs permettent une estimation naturelle de l’incertitude, tout en réduisant la complexité computationnelle par rapport aux architectures déterministes classiques.
Des travaux antérieurs ont déjà démontré le potentiel des memristors pour l’inférence bayésienne. Cependant, leur endurance limitée et leur consommation énergétique élevée lors de la programmation représentent des obstacles majeurs à l’apprentissage embarqué sur puce.
Dans cette thèse, il est proposé d’exploiter des composants mémoires emergents ferroelectric memory field-effect transistors (FeMFETs) pour l’implémentation de réseau de neurones bayésiens.

Caractérisation des mémoires émergentes en régime cryogénique pour application aérospatiales et quantiques

Le calcul à basse température est une nouvelle proposition visant à repousser les limites des performances technologiques, notamment dans les domaines de l’aérospatial, des serveurs haute performance, du calcul quantique et des centres de données.
Différentes technologies émergentes ont montré des caractéristiques prometteuses au niveau du composant individuel au cours de cette thèse en cours : la programmabilité des mémoires OxRAM a été démontrée jusqu’à 4 K, et des efforts ont été consacrés à la compréhension des interactions entre le sélecteur et la résistance composant la cellule mémoire. Les FeRAM présentent une meilleure efficacité de programmation et une meilleure stabilité à basse température, probablement en raison d’un changement cristallographique induit par l’opération de programmation — une hypothèse qui reste à vérifier. Les PCM ont également montré une programmabilité jusqu’à 12 K et pourraient être incluses dans l’analyse.

Le comportement statistique de ces puces R&D à basse température constituera le thème central de cette proposition, sachant que très peu de publications existent sur le sujet, ce qui laisse un large champ d’exploration et de compréhension.

Tout au long de cette thèse, vous acquerrez un large spectre de connaissances, couvrant la cryogénie, la fiabilité en microélectronique et la physique des dispositifs. Différentes technologies développées au LETI seront étudiées statistiquement dans ce contexte innovant. Une modélisation des phénomènes de conduction pourrait également être envisagée. Vous ferez partie d’une équipe de 7 à 8 personnes (chercheurs permanents et étudiants) avec laquelle vous serez encouragé à partager vos avancées.

Transistor à effet de champ à canal oxyde semi-conducteur: fonctions synaptiques multi-niveaux et neurones analogiques

Cette thèse passionnante vous invite à plonger au cœur d’un domaine révolutionnaire : les neurones et synapses basés sur des transistors 2T0C (Deux Transistors, Zéro Condensateur) de type BEOL FET (Back-End-Of-Line Field Effect Transistor), une approche innovante qui pourrait transformer l’informatique neuromorphique.
En tant que doctorant, vous serez à l’avant-garde de la recherche, à l’interface entre technologies avancées des semi-conducteurs et architectures inspirées du cerveau. Vous explorerez comment ces circuits neuronaux innovants peuvent reproduire les fonctions synaptiques et améliorer l’efficacité du traitement de l’information.

Tout au long de ce projet, vous serez impliqué dans la conception et la caractérisation expérimentale de circuits neuronaux 2T0C de dernière génération, en utilisant des outils et techniques à la pointe de la technologie.
Vous collaborerez avec une équipe dynamique et pluridisciplinaire d’ingénieurs et de chercheurs, pour relever des défis passionnants liés aux performances des dispositifs et à l’optimisation énergétique.

Votre travail inclura une caractérisation approfondie des dispositifs et circuits BEOL FET. Vous aurez l’opportunité de proposer, spécifier et concevoir de nouvelles architectures de lecture mémoire, permettant d’explorer des comportements synaptiques multi-niveaux en vue de la mise en œuvre de systèmes neuromorphiques de nouvelle génération, plus compacts et plus économes en énergie.

Rejoignez-nous pour cette opportunité unique de repousser les limites de la technologie et de participer à une aventure scientifique capable de redéfinir le futur de l’informatique ! Vos contributions pourraient ouvrir la voie à des avancées majeures dans les systèmes inspirés du cerveau et laisser une empreinte durable dans ce domaine en pleine expansion.

Convertisseur DCDC à base de chiplets

Le calcul haute performance (HPC) devient de plus en plus crucial pour l'avancement de l'IA. Le HPC nécessite une quantité importante d'énergie pour le traitement requis et fait face à des problèmes de dissipation thermique. Les recherches récentes soulignent le besoin de solutions innovantes pour améliorer la gestion de l'alimentation des processeurs d'IA.

Au sein de notre équipe de recherche, vous serez responsable du développement d'une unité de gestion d'alimentation améliorée pour fournir une alimentation stable aux processeurs haute performance. En explorant des topologies de convertisseurs DC-DC de pointe et des composants passifs en silicium émergents (inductances et condensateurs), l'objectif principal est de concevoir un convertisseur DC-DC hautement efficace qui optimise à la fois le rendement énergétique et la densité. Ce projet implique également l'analyse des réseaux de distribution d'énergie et la conception de circuits intégrés pour optimiser l'efficacité globale de la distribution d'énergie avec un facteur de forme relativement petit.

En tant que doctorant, vous serez impliqué dans diverses tâches techniques, de l'analyse système à la conception de circuits intégrés. Travaillant dans un laboratoire de conception de circuits intégrés, vous collaborerez avec les équipes de conception numérique et de composants pour relever les défis au niveau des composants et du système. Vos tâches seront réparties entre l'architecture système (40%), l'analyse des composants passifs (20%) et la conception de convertisseurs (40%).

Filtres RF supraconducteurs pour applications quantiques

Au sein du Laboratoire de Dispositifs Quantiques, vous travaillerez dans un environnement allant de la physique fondamentale aux nouvelles technologies de la nano-électronique, avec une équipe qui collabore étroitement avec les startups de l’informatique quantique et les physiciens du CEA-IRIG et de l’Institut Néel.
Les conditions de fonctionnement des qubits (températures cryogéniques <= 1K, hautes fréquences de l’ordre du GHz, forte densité de signaux) nécessitent le développement de composants et de briques technologiques adaptés. En particulier, les composants radiofréquences passifs développés autour de la technologie d'interposeur supraconducteur du CEA-LETI montrent des propriétés électriques extrêmement intéressantes jusqu’à plusieurs GHz. Ces éléments, avec notamment des inductances disponibles sur de larges plages de valeurs, ont déjà permis d’établir des premières preuves de concept de filtres RF très compacts et à faibles pertes. L’intégration des matériaux supraconducteurs permet aujourd’hui d'envisager la réalisation de nouveaux filtres très performants et adaptés à la gestion des signaux en environnement cryogénique.
Vous serez amené à développer votre expertise sur la physique des matériaux et des composants supraconducteurs. Vous étudierez les différents filtres supraconducteurs existant dans la littérature scientifique. En utilisant les modèles développés au laboratoire et la simulation électromagnétique RF 3D, et en vous appuyant sur les résultats des mesures RF auxquelles vous participerez, vous contribuerez à la conception de différents filtres et fonctions RF répondant aux besoins des applications en environnement cryogénique.

Synapses hybrides 3D pour une IA embarquée frugale et adaptative

Rejoignez le CEA Leti pour une aventure technologique passionnante ! Plongez dans l’univers des mémoires FeFET et des circuits intégrés conçus pour l’intelligence artificielle. Cette thèse offre l’opportunité de travailler sur un projet innovant. Si vous êtes curieux, créatif et en quête de défis, cette opportunité est faite pour vous !

Avec le développement de l’Internet des Objets (IoT) et de l’IA, l’afflux massif de données nécessite des systèmes de calcul toujours plus économes en énergie. Dans ce contexte, le calcul en mémoire ou proche de la mémoire (in/near memory computing – IMC) présente un fort potentiel.

Face aux besoins de traitement massif de données de l’IA, les mémoires non volatiles deviennent essentielles à la fois pour le stockage et le calcul. La mémoire FeFET s’impose comme une candidate très prometteuse, en particulier grâce aux technologies 3D qui permettent une densité d’intégration plus élevée.

Au cours de cette thèse, vous étudierez, concevrez et testerez des circuits et systèmes basés sur la mémoire FeFET pour des applications d’intelligence artificielle, en utilisant des approches de calcul en mémoire. Vous acquerrez une large palette de compétences allant des procédés en microélectronique à la conception analogique intégrée, en passant par les technologies d’intégration 3D, tout en répondant aux exigences spécifiques des algorithmes d’IA.

Vous collaborerez avec des équipes pluridisciplinaires pour approfondir votre compréhension des dispositifs mémoire et analyser les mesures existantes. Vous intégrerez également un laboratoire de conception intégré, aux côtés d’une équipe composée de 2 à 3 chercheurs permanents et de 1 à 3 étudiants, explorant un large éventail d’applications de recherche.

Etude de la stabilité de structures Si-CMOS pour la réalisation de qubits de spin

Vous êtes étudiant en Master 2 avec une passion pour les technologies quantiques et l’analyse de données ? Rejoignez notre équipe au CEA Leti, un institut de recherche de renommée mondiale, et embarquez dans une thèse de doctorat innovante !

Parmi les différentes approches pour réaliser des bits quantiques, ou qubits, les qubits de spin dans des structures Metal-Oxyde-Semiconducteur (MOS) à base de silicium se distinguent par leur compatibilité avec les technologies actuelles de la microélectronique et leur potentiel de mise à l’échelle.
Cependant, cette approche présente également plusieurs défis majeurs à relever pour exploiter tout son potentiel. Par exemple, les impuretés et les défauts introduits lors de la fabrication engendrent du bruit et de l’instabilité dans les dispositifs, ce qui peut nuire aux performances des qubits.
Pour évaluer la qualité des dispositifs de manière approfondie, des mesures électriques doivent être réalisées depuis la température ambiante jusqu’à des températures très basses. Cette méthode permettra d’identifier les causes fondamentales de l’instabilité des dispositifs et d'établir des corrélations entre leurs caractéristiques à différentes températures. L’analyse qui en découle aidera à comprendre comment les propriétés évoluent avec la température et à développer des stratégies d’optimisation des performances dans des conditions variées.

Votre mission :
• Caractériser des dispositifs de pointe fabriqués au CEA Leti. Réaliser des mesures électriques rigoureuses à l’aide d’équipements de dernière génération.
• Mettre à profit vos compétences en analyse. Analyser des données complexes et présenter vos résultats avec clarté et précision.
• Développer des algorithmes innovants. Concevoir des outils d’analyse sur mesure pour automatiser le traitement des données et révéler des informations cachées.

Apprenez aux côtés d’experts du domaine et contribuez à une recherche de pointe qui façonne l’avenir de l’électronique. Vous serez encouragé à valoriser vos travaux par des publications, des conférences internationales et/ou des brevets.

Solutions de refroidissement innovantes pour les systèmes électroniques 2.5D et 3D

Modélisation physique des batteries à l'état solide exposées à des cycles longs et à des protocoles de charge rapide

Le CEA-Leti, leader dans le développement et la fabrication de batteries tout-solide, collabore avec InjectPower pour développer une solution d'alimentation innovante pour les dispositifs médicaux implantables miniaturisés. La technologie des batteries à couches minces est actuellement le meilleur choix pour fournir une densité d'énergie élevée et des sources d'énergie à facteur de forme personnalisable. Toutefois, malgré cet avantage, la perte de capacité en cyclage reste un point faible, l'objectif de 1 000 cycles et d'une perte de capacité inférieure à 10 % n'ayant pas encore été atteint. En outre, il manque une compréhension globale des mécanismes physiques à l'origine de la dégradation des performances des microbatteries.

Au cours de ce doctorat, vous contribuerez au développement et à l'amélioration de notre modèle physique, en vous concentrant sur la description précise du comportement des microbatteries pendant le cyclage et la charge rapide. Vous appliquerez également notre modèle bayésien d'apprentissage automatique basé sur des données physiques pour identifier les facteurs clés qui influencent les performances des batteries, y compris les protocoles de charge-décharge, les conditions de stockage et l'architecture du dispositif. L'entraînement et la validation du modèle seront basés sur des données collectées par des testeurs automatisés sur des plaques de silicium 200 mm contenant des milliers de microbatteries.

Fiabilité des transistors GaN pour applications 5G millimétrique

Les composants en Nitrure de Gallium sont de très bons candidats pour les applications d’amplification de puissance aux fréquences millimétriques de type 5G (~30GHz), de par leur densité de puissance et leur efficacité énergétique. Cependant, ces technologies sont couramment intégrées sur des substrats en Carbure de Silicium, performants thermiquement mais chers et de faible diamètres. La technologie GaN/Si du CEA-LETI permet d’obtenir des performances à l’état de l’art mondial en bande Ka, avec des densités de puissance qui peuvent rivaliser avec les technologies GaN/SiC. Cette technologie basée sur des substrats Si 200mm est compatible avec les salles blanches Silicium, promettant de plus grands volumes disponibles tout en réduisant les coûts. De plus, les niveaux de back-end utilisés offrent des possibilités pour une intégration hétérogène dense avec des circuits digitaux, ouvrant la voie vers des circuits intégrés 3D hétérogènes.
Cependant, peu d’études existent à l’heure actuelle sur les mécanismes de dégradation propre à ce type de composants en utilisant des procédés de fabrication CMOS-compatibles: barrières avancées, grilles MIS SiN in-situ, contacts ohmiques. Il est indispensable de connaître ces effets afin d’une part de qualifier la technologie et d’autre part afin de mieux comprendre le fonctionnement du dispositif et ses éventuelles faiblesses/limitations.
Le but de ces travaux de thèse est d’étudier les phénomènes mémoires parasites ainsi que le vieillissement de ces transistors en conditions opérationnelles à l’aide de mesures DC & RF, liées à la physique du composant. Les transistors seront soumis à différentes conditions de stress électrique afin de modéliser les dérives de leurs paramètres DC & RF : mesures de pièges (BTI & DCTS), influence du procédé de fabrication et de la technologie de grille (Schottky vs MIS), de la barrière de confinement (GaN:C, back-barrier AlGaN, etc…). Des analyses de claquage de diélectrique (TDDB) seront effectués sur les grilles MIS, en condition DC & RF afin d’évaluer l’amélioration du temps de claquage en fonction de la fréquence du signal, de manière analogue aux diélectriques utilisés sur CMOS. Enfin, des stress électriques seront menés en conditions DC et RF (stress RF CW) afin d’évaluer et de modéliser le vieillissement des transistors en conditions opérationnelles.