Intégration tri-dimensionnelle de composants GaN de puissance

L‘augmentation de la densité de puissance électrique dans les usages du quotidien est la résultante d’évolutions technologiques, des matériaux et composants. La première brique sur laquelle travailler pour cela est l’utilisation d’un matériau semi-conducteur adapté à une forte intégration et capable de gérer de fortes densités de puissance.
Depuis les années 2010, les semiconducteurs grands gaps tels que le SiC ou le GaN émergent dans plusieurs applications et engendrent une révolution de la conception en électronique de puissance avec notamment l’augmentation de la fréquence de fonctionnement et de la puissance massique des convertisseurs. Concernant le nitrure de Galium (GaN), l’augmentation de la fréquence de commutation a été permise grâce aux composants HEMT (High Electron Mobility Transistor).
L’idée de la thèse est de travailler sur un assemblage de cellule HEMT GaN. La thèse portera la réalisation d’un assemblage de deux composants à travers une électrode sur leurs faces arrières afin d’obtenir une électrode commune de point milieu permettant de réduire les inductances parasites et d'augmenter la fréquence de fonctionnement. Les travaux s'appuieront sur des outils de simulation tels que COMSOL et Synopsys. La thèse sera en collaboration avec les laboratoire GEEPS à CentraleSupelec et l'université Paris-Saclay.

Dispositifs ultimes à désertion totale sur substrat isolant pour applications en radio fréquence

La thèse sera effectuée dans le cadre du projet NEXTGEN visant à développer la prochaine génération de dispositifs en silicium sur isolant pour les futures technologies CMOS afin de renforcer la compétitivité européenne dans le secteur de la microélectronique.

Notre laboratoire est chargé d'explorer, de planifier, et de piloter le développement des dispositifs actifs RF: c'est une formidable opportunité de mener de la recherche en utilisant des instrumentations a l’état de l’art tout en travaillant en étroite collaboration avec nos partenaires industriels.

Pendant votre séjour au CEA-LETI, vous vous attendrez à vous engager dans une gamme de tâches d'ingénierie qui peuvent comprendre:
- Effectuer une estimation analytique des propriétés des dispositifs et évaluer l'impact des choix technologiques sur les performances des dispositifs electroniques
- Effectuer et/ou analyser des simulations pour prédire la performance attendue ou obtenir des informations sur le comportement des dispositifs.
- L’exploration de données sur une vaste gamme de mesures : saisir les informations pertinentes et identifier les tendances ou les corrélations
- Quand nécessaire, passer de longues périodes dans le laboratoire pour effectuer ou participer à des campagnes de caractérisations de dispositifs RF.
En fonction des attendus ou de votre profil, les sujets pourront être discutés dynamiquement.

Développement et caractérisation d'assemblages hybrides Cu-diélectrique à basse température

Le collage hybride Cu-diélectrique est une technologie d'assemblage de composants à très faible pas d'interconnexion, qui ouvre la voie à de nouvelles intégrations pour des applications exigeantes telles que le calcul haute performance, les smart imageurs,... Le Leti est impliqué depuis plus de 10 ans dans le développement de cette technologie, en partenariat avec divers industriels et académies, pour maîtriser des pas de connexion de plus en plus petits (< 1µm), ou évaluer de nouvelles techniques telles que l'auto-assemblage ‘puce à plaque’. Dans ce contexte, le collage hybride à basse température permettrait de nouvelles voies d’intégration notamment pour les systèmes hétérogènes (III-V sur CMOS,…) ou pour les composants sensibles thermiquement (résines colorées, mémoires non-volatiles,…).

L’objectif de cette thèse est de développer et caractériser des assemblages hybrides Cu-diélectrique à basse température, de l’ambiante à 250°C. Une première partie de la thèse sera consacrée à l’identification de matériaux diélectriques pertinents pour le collage hybride (SiN, SiON, SiCN, …). Les propriétés critiques de ces matériaux (permittivité, hygroscopie,…) seront mesurées et comparées à celles de la référence SiO2 haute température. Dans une deuxième partie, les diélectriques sélectionnés seront intégrés dans la technologie d’assemblage hybride 'plaque à plaque' et chaque étape (niveau damascène, préparation de surface, collage direct) sera adaptée au besoin. La troisième partie de la thèse sera consacrée à la caractérisation électrique et aux tests de fiabilité des assemblages obtenus à basse température.

Alimentation stochastique à partir de dispositifs émergents

Contexte:
L’utilisation massive d’appareils connectés traitant d’informations sensibles requiert le développement de nouveaux systèmes de protection. L’attaque la plus courante, dite à canal latéral de puissance, consiste à récupérer des informations relatives aux clés de chiffrement en analysant la consommation du système à alimenter. La co-intégration du système avec son alimentation permettrait de masquer la consommation des blocs sensibles, notamment en mettant en œuvre différentes techniques pour introduire des variations aléatoires pendant le transfert de puissance. Le CEA a une compétence reconnue en conception et en test de circuits intégrés sécurisés et il souhaite explorer une nouvelle approche de conversion DC-DC qui décorrèle la consommation de façon plus efficace grâce à l’utilisation de dispositifs émergents disponibles au CEA-Léti.
Le travail du doctorant sera le suivant :
- La spécification des blocs d'alimentation intégrées en utilisant l'architecture de capacité commutée.
- Etudier le circuit en utilisant des composants émergés et évaluer l'amélioration de sa robustesse contre les attaques par canal latéral.
- La conception microélectronique de l'alimentation intégrée en technologie silicium.
- La caractérisation en performance et en sécurité des blocs conçus et des primitives de sécurité dans
leur ensemble.
La répartition du travail est 10% d'étude de pointe, 20% d'architecture de système, 50% de conception de circuit, 20% de mesure expérimental.

Conception et réalisation de circuits amortisseurs (Snubber) associés à des transistors de puissance dans le but de réduire les perturbations lors des commutations rapides.

Le sujet de cette thèse s'articule autour du projet européen IPCEI ME/CT, visant à valoriser le secteur des semi-conducteurs en Europe. Il explore spécifiquement les systèmes de protection des réseaux électriques à courant continu (DC) contre les surcharges, les courts-circuits et les arcs électriques. Ces systèmes, complexes, dépendent des transistors de puissance pour une interruption contrôlée du réseau électrique, en intégrant soit des fonctions distinctes, soit combinées avec un convertisseur DC-DC.

Bien que le domaine soit largement documenté, il présente une variété d'approches et de configurations selon les niveaux de tension et de puissance DC concernés. Ce projet se concentre sur l'activation de lignes DC dans des conditions extrêmes à 400V initialement (LVDC), puis à 800V (MVDC).

Dans le contexte LVDC, l'utilisation des transistors HEMT GaN (Nitrure de Gallium, résistant à plus de 650V) a facilité l'étude de l'adéquation entre les performances du composant et la fonction d'interruption de ligne. La commutation rapide du transistor nécessite une gestion précise pour s'assurer que son fonctionnement reste dans les limites de sécurité spécifiées par le fabricant. Généralement, cela implique un circuit d'assistance à la commutation, ou snubber. En cas de surtension inévitable, un dispositif de limitation est ajouté parallèlement au transistor. Les validations expérimentales de ces configurations sont particulièrement complexes, surtout lorsque les transistors sont utilisés en série ou en parallèle, d'où l'intérêt de développer des alternatives sans recourir à un snubber. Cependant, en raison de la fragilité relative des transistors GaN, cette méthode n'est pas idéale.

Le projet envisage donc l'intégration d'une solution d'aide à la commutation directement dans le boîtier du transistor GaN. La fabrication des transistors et des snubbers utilisera les installations et techniques des salles blanches du CEA-Leti, avec une optimisation des procédés microélectroniques pour permettre la co-intégration avec les transistors GaN. Les composants seront assemblés après encapsulation.

Les essais de commutation commenceront par une phase de tests sur un bras d'onduleur pour évaluer différents modèles de snubbers, fréquences de commutation, vitesses et températures. Une méthodologie de mesure ultra-rapide sera développée en parallèle de la conception des transistors pour faciliter les mesures sans altérer les fonctionnalités.

Dans une phase ultérieure, les solutions les plus prometteuses seront également testées dans un montage back-to-back, dans le cas particulièrement critique de l'ouverture d'une ligne DC inductive.

Etude de module de grille MOS innovant pour améliorer l’efficacité énergétique des transistors de puissance en SiC

Les composants en carbure de silicium (SiC) représentent l'avenir de l'électronique de puissance, surpassant les technologies silicium en termes de tolérance à la température et de capacité de gestion de la puissance. Au coeur de cette évolution, le CEA Leti joue un rôle clé dans le développement de ces composants de nouvelle génération, essentiels pour des applications telles que les véhicules électriques, les systèmes de recharge ou les installations photovoltaïques Nos équipes apportent leur soutien à des industriels majeurs européens en établissant des lignes pilotes de production de composants GaN et SiC, ainsi qu'en développant des substrats SiC avec nos partenaires industriels
Cette thèse a pour but de développer des approches technologiques novatrices pour la conception de grilles de transistors MOS en SiC et d'évaluer leur impact environnemental pour éclairer nos choix technologiques Vous approfondirez la compréhension de la physique des MOSFETs en SiC en examinant différentes architectures de grille et en
identifiant les processus physiques qui restreignent la mobilité électronique dans un canal MOS en SiC. Les questions telles que l'influence du stress sur la mobilité et la possibilité de séparer la mobilité des porteurs de la tension de seuil seront au coeur de vos recherches.

Développement et caractérisation de mémoires embarquées à base de transistors ferroélectriques pour applications neuromorphiques

Evoluant au sein d’une équipe mondialement reconnue dans le domaine des mémoires ferroélectriques, l’étudiant.e sera amené.e à travailler sur le développement et l'optimisation de transistor FeFET avec canal en oxyde amorphe semiconducteur pour application neuromorphique et calcul proche mémoire.
Un regard particulier sera porté sur le rôle des lacunes d'oxygène, gouvernant à la fois les propriétés ferroélectriques du HfZrO2 et de conduction de l'oxyde semi-conducteur, et imposant d'importantes contraintes sur les étapes de fabrication.
L'étudiant.e s'appuiera sur une large gamme de composants élémentaires en cours de développement dans le cadre d'un projet industriel et sur les moyens de caractérisation physique et électrique du LETI.
En fonction de son profil et de ses affinités pour l’intégration des procédés de fabrication, la caractérisation électrique, la physique du dispositif et la simulation, l’étudiant.e pourra affiner le barycentre des travaux de la thèse.

Actionnement électronique ultra-compact de micro-drones

La réduction de taille des systèmes électroniques pour micro-drones est cruciale pour alléger leur poids, prolonger leur autonomie et améliorer leur maniabilité. Ce projet de doctorat vise à étudier des solutions innovantes pour la gestion de l'énergie dans des circuits intégrés destinés à l'actionnement haute tension de micro-moteurs pour drones de très petite taille (pesant environ un gramme et mesurant quelques mm³). Le projet englobe la micromécanique, l'exploitation de nouvelles petites batteries développées par le CEA-Leti, et l'application de technologies microélectroniques avancées.
Grâce à une collaboration entre Gaël Pillonnet (CEA) et Patrick Mercier (University of California, San Diego - UCSD), vous bénéficierez d'un cadre de recherche à la pointe de la technologie, centré sur la conception de circuits intégrés, et plus spécifiquement sur les circuits de gestion de l'énergie (Power Management IC, PMIC). Ce travail offre une dimension applicative stimulante, avec l'intégration du circuit et des batteries dans un ensemble ultra-compact destiné à l'activation de micro-moteurs.
En intégrant notre équipe, vous contribuerez à l'avancement de technologies de pointe qui auront un impact significatif sur le secteur des micro-drones.

l'environnement applicatif
https://wyss.harvard.edu/technology/robobeesautonomous-flying-microrobots/

La technologie de micro-batterie
https://www.leti-cea.fr/cea-tech/leti/Documents/d%C3%A9monstrateurs/Flyer_Tiny_num.pdf

les challenges liés au domaine PMIC

les circuits d'actionnement ultra-intégrés
https://dash.harvard.edu/handle/1/39987859

l'encadrant du stage coté CEA
https://scholar.google.com/citations?user=mGtZfX0AAAAJ&hl=e

l'équipe de recherche en Californie
http://efficiency.ucsd.edu/patrick-mercier/

Modélisation et optimisation des transistors à base de matériaux 2D : couplage des simulations ab initio et TCAD

Les transistors à effet de champ utilisant des matériaux 2D semblent prometteurs en raison de leur bonne mobilité et de leur finesse atomique. Cependant, cette technologie doit surmonter plusieurs défis, notamment la réduction des résistances des contacts, le contrôle de la variabilité et l'optimisation des transistors à canaux courts (< 10 nm).
Le CEA-Leti a une forte activité expérimentale sur cette thématique de recherche. Un effort important a également été initié en simulation numérique, aussi bien à l’échelle du dispositif (TCAD) qu’à l’échelle atomique (simulation ab initio) pour accompagner le développement de cette technologie.

Le présent sujet de thèse s’inscrit dans cette dynamique et consiste à évaluer les performances des transistors à base de matériaux 2D en fonction des paramètres technologiques à l'aide de simulations multi-physiques qui permettront d’optimiser les performances de ces dispositifs avant leur fabrication. Les options technologiques (matériaux, géométrie) n’étant pas encore figées, le doctorant pourra explorer des axes innovants. Une partie de la thèse sera consacrée au couplage des simulations TCAD avec les calculs ab initio pour fournir une compréhension détaillée et fondamentale des caractéristiques structurales et électroniques du dispositif à l'échelle atomique.

Le laboratoire bénéficie d’un accès à des supercalculateurs et au différents logiciels nécessaires au projet (Sentaurus, VASP, GPAW, ..). Le doctorant pourra s’appuyer sur l’expertise de l’équipe dans les différentes techniques de simulation et sur les échanges réguliers avec les expérimentateurs.
Ce projet de thèse permettra de développer des compétences larges en simulation des dispositifs électroniques. Le doctorant présentera ses résultats dans des conférences et revues internationales.

Simulation de dynamique moléculaire du changement de phase dans les matériaux GeSbTe enrichis en Ge

L’objectif de cette thèse est d’étudier les changements de phase dans des alliages GST enrichis en Ge par le biais de simulations de dynamique moléculaire (MD) avec es potentiels interatomiques basés sur des réseaux de neurones à graphe équivariants. Le(la) candidat(e) sera amené(e) à entrainer un modèle sur des calculs ab initio de référence sur des matériaux GST enrichis en Ge afin de décrire les phases amorphes et cristallines. Le potentiel sera ensuite utilisé afin de calculer des propriétés thermodynamiques et cinétiques des transitions de phase. Dans un deuxième temps, des développements complémentaires seront menés afin d’inclure l’impact des impuretés et d’un champ électrique sur le changement de phase. Finalement les simulations de MD seront utilisées pour calculer des paramètres physiques afin d’améliorer un modèle mésoscopique basé sur la méthode du champ de phase.

Top