Vers une Blockchain Durable : Réduire la Consommation d'Énergie tout en Assurant la Sécurité et l'Intégrité
La technologie blockchain, composant clé des systèmes de registres distribués, permet des interactions numériques décentralisées sans autorité centrale, mais pose des préoccupations environnementales en raison de sa consommation énergétique, notamment avec le mécanisme de preuve de travail (PoW) comme Bitcoin. La littérature met en évidence les défis de durabilité associés à cette consommation d'énergie. Plusieurs stratégies ont été proposées pour atténuer ces impacts, telles que l'optimisation des énigmes cryptographiques, le minage en deux étapes, et l'intégration des énergies renouvelables. Les mécanismes de consensus alternatifs comme Proof-of-Stake (PoS) et Proof-of-Authority (PoA) sont également explorés. Ce projet de recherche vise à évaluer les profils de consommation énergétique des systèmes blockchain existants et à proposer de nouveaux algorithmes de consensus plus efficaces. Il s'intéresse également à l'intégration de sources d'énergie renouvelable et à l'optimisation des contrats intelligents pour réduire leur consommation de ressources. Une analyse de sécurité approfondie garantira que les améliorations en efficacité énergétique ne compromettent pas la sécurité et la décentralisation des réseaux. En utilisant des outils de simulation, cette recherche quantifiera les améliorations apportées par les nouveaux algorithmes et stratégies, contribuant ainsi à la durabilité et à l'adoption plus large de la technologie blockchain de manière respectueuse de l'environnement.
Techniques d’attaques laser appliquées à la rétro-conception de mémoires
Les mémoires jouent un rôle crucial pour la sécurité des systèmes cyber-physiques. Elles gèrent des données sensibles telles que les clés cryptographiques et les codes propriétaires. Avec l'augmentation des attaques dites matérielles, comprendre et manipuler l'organisation de la mémoire est devenu essentiel. Cette thèse vise à explorer l'application de techniques d'injection laser, notamment la Stimulation Laser Thermique (TLS) et la perturbation laser, pour la rétro-conception de mémoires. L'objectif principal est de développer des méthodes pour extraire ou modifier le contenu de la mémoire, avec un accent particulier sur la validation du TLS sur la technologie FDSOI 22nm. De plus, la thèse cherche à utiliser la perturbation laser pour reconstruire l'architecture de la mémoire, analyser les codes correcteurs d'erreurs et concevoir des contre-mesures. Ces travaux s'appuieront sur les infrastructures de tests disponible au CEA (e.g.,https://github.com/CEA-Leti/secbench), ainsi que sur les experts.
Défense des modèles d'analyse de scène contre les attaques adversaires
Dans de nombreuses applications, des briques d'analyse de scène comme la segmentation sémantique, la détection et la reconnaissance d'objets, ou la reconnaissance de pose, sont nécessaires. Les réseaux de neurones profonds sont aujourd'hui parmi les modèles les plus efficaces pour effectuer un grand nombre de tâches de vision, parfois de façon simultanée lorsque l'apprentissage profond est multitâches. Cependant, il a été montré que ceux-ci étaient vulnérables face aux attaques adversaires (adversarial attacks): En effet, il est possible d'ajouter aux données d'entrée certaines perturbations imperceptibles par l'oeil humain qui mettent à mal les résultats lors de l'inférence faite par le réseau de neurones. Or, une garantie de résultats fiables est capitale pour les systèmes de décision où les failles de sécurité sont critiques (ex : applications comme le véhicule autonome, la reconnaissance d’objets en surveillance aérienne, ou la recherche de personnes/véhicules en vidéosurveillance). Différents types d'attaques adversaires et de défense ont été proposés, le plus souvent pour le problème de classification (d'images notamment). Quelques travaux ont abordé l'attaque des plongements qui sont optimisés par apprentissage de métrique pour les tâches de type ensemble-ouvert comme la réidentification d'objets, la reconnaissance faciale ou la recherche d'images par le contenu. Les types d'attaques se sont multipliés, qu'il s'agisse d'attaques universelles ou optimisées sur une instance particulière. Les défenses proposées doivent faire face à de nouvelles menaces sans trop sacrifier les performances initiales du modèle. La protection des données d'entrée face aux attaques adversaires est capitale pour les systèmes de décision où les failles de sécurité sont critiques. Un moyen de protéger ces données est de développer des défenses contre ces attaques. L'objectif sera donc d'étudier et de proposer différentes attaques et défenses applicables aux briques d'analyse de scène, notamment celles de détection d'objets et de recherche d'instance d'objet dans les images.
Implémentation matérielle/logicielle sécurisée et agile des nouveaux algorithmes de signature numérique en cryptographie post-quantique
La cryptographie joue un rôle fondamental dans la sécurisation des systèmes de communication modernes en garantissant la confidentialité, l'intégrité et l'authenticité. La cryptographie à clé publique, en particulier, est devenue indispensable pour sécuriser les processus d’échange de données et d’authentification. Cependant, l’avènement de l’informatique quantique constitue une menace pour de nombreux algorithmes cryptographiques à clé publique traditionnels, tels que RSA, DSA et ECC, qui reposent sur des problèmes tels que la factorisation entière et les logarithmes discrets que les ordinateurs quantiques peuvent résoudre efficacement. Conscient de ce défi imminent, le National Institute of Standards and Technology (NIST) a lancé en 2016 un effort mondial pour développer et normaliser la cryptographie post-quantique (PQC). Après trois rondes d'évaluations, le NIST a annoncé son premier ensemble d'algorithmes standardisés en 2022. Bien que ces algorithmes représentent un progrès significatif, le NIST a exprimé un besoin explicite de cryptosystèmes supplémentaires qui exploitent des hypothèses de sécurité alternatives et a ouvert un nouveau concours dédié aux nouvelles signatures.
À mesure que la communauté cryptographique s’oriente vers l’adoption de cette nouvelle cryptographie, un défi majeur réside dans leur déploiement efficace dans des systèmes réels. Les implémentations matérielles, en particulier, doivent répondre à des exigences strictes en matière de performances, de consommation d'énergie et de coût, tout en offrant la flexibilité nécessaire pour s'adapter à plusieurs algorithmes, qu'ils soient standardisés ou encore en cours d'évaluation. Une telle agilité est essentielle pour pérenniser les systèmes face à l’incertitude inhérente aux transitions cryptographiques. L'objectif principal de cette thèse sera de concevoir et de développer des implémentations matérielles agiles pour des algorithmes de signature numérique post-quantique. Cela implique une étude approfondie des principaux candidats du quatrième tour du concours du NIST, ainsi que de ceux déjà standardisés, afin de comprendre leurs formalismes, leurs propriétés de sécurité et leurs bottlenecks. La thèse explorera également les optimisations pour l'efficacité des ressources, en équilibrant les compromis entre performances, consommation d'énergie et surface. De plus, la résilience contre les attaques physiques (attaques par canaux cachés et par injection de fautes) sera un élément clé du processus de conception.
Ce projet de thèse sera mené au sein du projet PEPR PQ-TLS en collaboration avec le laboratoire TIMA (Grenoble), l'Agence nationale de la sécurité des systèmes d'information (ANSSI) et l'INRIA.
Contrats HW/SW pour l’analyse de robustesse aux fautes de processeurs open-source
Cette thèse se concentre sur la cybersécurité des systèmes embarqués, en particulier sur la vulnérabilité des processeurs et des programmes face aux attaques par injection de fautes. Ces attaques perturbent le fonctionnement normal des systèmes, permettant aux attaquants d'exploiter des failles pour accéder à des informations sensibles. Bien que des méthodes formelles aient été développées pour analyser la robustesse des systèmes, elles se limitent souvent à des analyses séparées du matériel et des logiciels, négligeant l'interaction entre les deux.
Le travail proposé vise à formaliser des contrats entre le matériel et le logiciel (HW/SW) spécifiquement pour l'analyse de sécurité contre les injections de fautes. En s'appuyant sur une approche de partitionnement matériel, cette recherche cherche à atténuer les problèmes de scalabilité liés à la complexité des modèles de microarchitecture. Les résultats attendus incluent le développement de techniques et d'outils permettant une vérification efficace de la sécurité des systèmes embarqués, ainsi que la création de contrats qui faciliteront l'évaluation de la conformité des implémentations matérielles et logicielles. Cette approche pourrait également réduire le temps de mise sur le marché des systèmes sécurisés.
Nouvelles méthodes d’apprentissage appliquées aux attaques par canaux auxiliaires
Les produits sécurisés grâce à des mécanismes cryptographiques embarqués peuvent être vulnérables aux attaques par canaux auxiliaires. Ces attaques se basent sur l’observation de certaines quantités physiques mesurées pendant l’activité du dispositif dont la variation provoque une fuite d’information qui peut mettre en défaut la sécurité du dispositif. Aujourd’hui ces attaques sont rendues efficaces, même en présence de contremesures spécifiques, par l’utilisation de méthodes d'apprentissage profond (deep learning). L’objectif de cette thèse est de s’approprier des techniques de l’état de l’art des méthodes d’apprentissage automatique semi-supervisé et auto-supervisé, et de les adapter au contexte des attaques par canaux auxiliaires, afin d’améliorer les performances des attaques pour lesquelles le scénario d’attaque est particulièrement défavorable. Une attention particulière pourra être donnée aux attaques contre les implémentations sécurisées d’algorithmes de cryptographie post-quantique.
Sécurisation cryptographique d’enclaves de processeurs RISC-V avec CHERI
CHERI (Capability Hardware Enhanced RISC Instructions) est une solution permettant de sécuriser le processeur contre les fuites spatiales et temporelles de mémoire en transformant tout pointeur en capacité définissant de façon claire les bornes d’accès aux données ou instructions adressées.
Dans cette thèse, nous proposons sur un processeur d’applications RISC-V d’enrichir CHERI et ses possibilités d’intégrité de flot de contrôle avec une protection des instructions allant jusqu’à leur exécution contre tout type de modifications. Dans un second temps, sur la base d’un chiffrement authentifié de la mémoire, nous étudierons la possibilité avec CHERI de définir des enclaves sécurisées permettant une isolation cryptographique entre processus. Le processeur sera modifié pour que chaque processus soit chiffré avec sa propre clé et puisse avoir un cycle de vie sûr. L’ensemble des clés devra être protégé efficacement dans le matériel.
Contact : olivier.savry@cea.fr
Combinaison de sous et surapproximations de la memoire pour l'analyse de code bas-niveau
Le théorème de Rice énonçant qu'on ne peut pas avoir de méthode qui sache automatiquement dire si une propriété sur un programme est vraie ou non a conduit à séparer les outils de vérification en deux groupes: les outils sound fonctionnant par sur-approximation, comme l'interprétation abstraite, sont capables de prouver automatiquement que certaines propriétés sont vraies, mais ne savent parfois pas conclure et produisent des alarmes; à l'inverse, les outils complete fonctionnant par sous-approximation, comme l'exécution symbolique, savent produire des contre-exemples, mais pas démontrer si une propriété est vraie.
*Le but général de la thèse est d'étudier la combinaison entre méthodes sound et complete d'analyse de programme, et en particulier l'analyse statique par interprétation abstraite et la génération de formules sous-approximée par exécution symbolique*.
Nous nous intéresserons particulièrement à la combinaison d'abstractions sur et sous-approximantes, en particulier pour la mémoire. Les applications envisagées en priorité concernent les analyses de code au niveau binaire, telles que réalisées par la combinaison des plateformes d'analyse BINSEC et CODEX, pour pouvoir trouver des failles de securite automatiquement ou demontrer leur absence.
Blockchain locale embarquée sur dispositifs physiques sécurisés
La blockchain repose sur un protocole de consensus qui a pour objectif de partager et répliquer des données ordonnancées entre les pairs d’un réseau distribué. La pile protocolaire, embarquée dans les dispositifs pairs du réseau, s’appuie sur un mécanisme de preuve qui atteste l’horodatage et permet une certaine équité au sein du réseau.
Les protocoles de consensus utilisés dans les blockchains déployées aujourd’hui ne sont pas adaptés pour l’embarqué, car ils requièrent trop de ressources de communication et/ou de calcul pour la preuve. Quelques travaux de recherche, comme IOTA ou HashGraph, traitent de ce sujet et pourront être analysés dans l’état de l’art.
La problématique de la thèse est de construire un protocole de consensus, frugal en communications et en ressources de calcul, dont la pile protocolaire sera implémentée dans un dispositif embarqué sécurisé. Ce protocole devra s’appuyer sur une preuve de temps écoulée issue de travaux de notre laboratoire, également frugale, appelée Proof-of-Hardware-Time (PoHT) et satisfaire les propriétés de finalité et d’équité. L’architecture complète d’un nœud pair du réseau sera conçue et embarquée sur une carte électronique de type microprocesseur intégrant plusieurs composants de sécurité matérielle, de telle sorte que la ressource de preuve ne soit pas parallélisable. La communication entre les pairs sera établie de façon distribuée.
Modélisation physique d’une attaque laser sur FD-SOI en vue de la sécurisation des cellules standard du nœud FD-SOI 10 nm
La cybersécurité de nos infrastructures est un maillon essentiel à la transition numérique qui s’opère et la sécurité doit être assurée sur l’ensemble de la chaîne. Les couches basses, matérielles, s’appuient sur du composants microélectroniques assurant les fonctions essentielles pour l’intégrité, la confidentialité et la disponibilité des informations traitées.
Le matériel assurant des fonctions de sécurité peut être soumis à des attaques physiques, utilisant les propriétés du matériel. Certaines de ces attaques sont plus directement liées que d’autres aux caractéristiques physiques des technologies silicium utilisées pour la fabrication des composants. Parmi celles-ci, les attaques utilisant un laser impulsionnel dans l’infra rouge proche est la plus puissante par sa précision et sa répétabilité. Il convient donc de protéger les composants vis-à-vis de cette menace. En sécurité, le développement des protections (on parle aussi de contremesures) est possible quand la menace est modélisée. Si l’effet d’un tir laser dans les technologies bulk traditionnelles est bien modélisé, il ne l’est pas encore suffisamment dans les technologies FD-SOI (une seule publication). Nous savons aujourd’hui que le FD-SOI a une sensibilité moindre à un tir laser, et cela doit s’expliquer par un modèle physique sensiblement différent de celui effectif sur bulk. Or les systèmes embarqués susceptibles d’être visés par des attaques malveillantes (contexte IoT, Bancaire, Idendité etc…) sont aujourd’hui portés sur les technologies FD-SOI. Il devient donc essentiel de consolider la modélisation physique de l’effet d’un tir laser sur un transistor et sur des cellules standard (standard cells : inverseur, NAND, NOR, Flip-Flop, SRAM…). Nous proposons d’allier l’expérimental à une approche TCAD permettant une compréhension fine des effets mis en jeu lors d’un tir laser impulsionnel dans le FD-SOI. Un modèle compact d’un transistor FD-SOI sous impulsion laser sera déduit de cette phase de modélisation physique.
Ce modèle compact sera ensuite injecté dans un design de cellules standards. Cette approche a deux objectifs : porter la modélisation de l’effet d’un tir laser au niveau de design de cellules standards (absolument centrales dans les circuits numériques pour la sécurité). Des données expérimentales (existantes et générées par le doctorant) permettront de valider le modèle à ce niveau d’abstraction. Enfin, et surtout, cette modélisation fine permettra de proposer des designs de cellules standards en technologie FD-SOI 10nm, intrinsèquement sécurisées vis-à-vis d’un tir laser impulsionnel. Cela sera rendu possible par l’exploitation des propriétés de sécurité des technologies FD-SOI.
Contacts: romain.wacquez@cea.fr, jean-frederic.christmann@cea.fr, sebastien.martinie@cea.fr,