L'impact des défauts intrinsèques et extrinsèques sur le Ron dynamique et sur off-state courants de fuite des transistors latéraux à base de GaN pour la puissance

Le dopage intentionnel de transistors latéraux à haute mobilité électronique (HEMT) de puissance GaN avec des impuretés de carbone (C) est une technique courante pour réduire la conductivité du buffer et augmenter le claquage de tension. Cependant, cela se fait au prix d'une augmentation des défauts intrinsèques ainsi que d'une dégradation de la résistance dynamique (Ron) et d'effets d'effondrement du courant.
Le but de ce projet est de comparer les performances de dispositifs HEMT contenant différentes quantités de défauts extrinsèques (tels que les atomes de C) et de défauts intrinsèques (tels que les dislocations), en fonction des conditions de croissance pour guider vers une structure buffer optimisée avec une bonne dynamique de Ron et faible fuite verticale simultanément.

Capteur de force flexible ultrasensible statique/dynamique

Dans cette thèse, les principes et les défis dans l’élaboration par impression et la caractérisation de matrices piézoélectriques organiques conformables à usage médical sous contrainte seront examinés. Un capteur piézoélectrique extensible/conformable, réalisé sur un substrat étirable, sera développé avec des matériaux (polymère de type PVDF-TrFE ou composite). Ces développements permettront d’étudier la faisabilité d’usage de tels composants piézoélectriques dans divers domaines.
L'objectif de l'étude menée jusqu'alors a porté sur la réalisation d'un dispositif piézoélectrique flexible basé sur le principe d'un capteur double face de manière à supprimer la contribution de la flexion. Ce capteur doit répondre en outre à une raideur compatible avec le système de déploiement à travers un cathéter de 3mm de diamètre. Dans ce contexte, les travaux réalisés dans cette thèse porteront sur le développement d'un capteur dynamique piézoélectrique flexible capable de convertir l’énergie mécanique sous de faibles contraintes couplé à un capteur piézorésistif capable de mesurer des contraintes statiques. L’utilisation des polymères offrent une meilleure flexibilité, de plus ils sont mis en œuvre sous forme de films minces ce qui les rendent légers et peu encombrants. Afin d’atteindre les objectifs une structure de capteur dédiée, garantissant une redondance de la mesure (capteur piézoélectrique et piézorésistif) sera étudiée, réalisée et caractérisée. Le procédé de fabrication des capteurs devra être optimisé afin d’accroître leur efficacité. Ainsi, l’optimisation de l’architecture des électrodes et de la géométrie des couches actives seront testées sous un banc d'essai de manière à évaluer leur aptitude à mesurer en même temps des pression statiques et dynamiques sur une gamme de la plus étendu possible. Parallèlement des caractérisations fondamentales de la matière seront faites de manière a établir des corrélations structure/propriétés électriques des capteurs.

Conception d'un générateur d’aléa spécifique à la technologie FD-SOI

Les TRNGs (True Random Number Generators) sont les blocs essentiels de tout système cryptographique. Les normes actuelles, telles que l'AIS-31, nécessitent un modèle stochastique, qui relie directement le modèle de la source physique du hasard à l'entropie des bits aléatoires générés. Les TRNG sont évalués en fonction de leur débit, de leur efficacité et de leur robustesse. A ce titre, le FD-SOI (Fully Depleted Silicon on Insulator) est une technologie bien connue pour ses avantages en termes de consommation, mais aussi pour l'adaptabilité de ses caractéristiques ajustées par la deuxième grille appelée BOX (Buried Oxide).
Le sujet de thèse vise à étendre l'utilisation de la grille arrière en étudiant les opportunités offertes par une gestion intégrée de celle-ci. En appliquant une tension sur la BOX, on peut ajuster les caractéristiques au niveau du transistor. Cette technique, appelée « back-biasing », permet d'affiner les caractéristiques des dispositifs et n'a jusqu'à présent pas été utilisée dans la conception de primitives de sécurité. Cette technique sera implémentée pour un TRNG spécifique FD-SOI basé sur un principe d’échantillonnage cohérent.

Co-optimisation des procédés de lithographie et des règles de design pour la microélectronique avancée

L’évolution des performances des circuits intégrés repose historiquement sur la réduction de la taille des composants élémentaires. Le moteur principal de cette miniaturisation est la photolithographie, étape-clé du processus de fabrication des composants à semiconducteurs. Cette étape consiste à reproduire dans une résine photosensible le dessin des circuits à réaliser. Ces motifs complexes sont générés en une seule exposition. La lumière d’une source lumineuse de très faible longueur d’onde (DeepUV) y projette l’image d’un masque. Plus la résolution optique est poussée, plus la miniaturisation des circuits est améliorée.

Lors du développement de nouvelles technologies en microélectronique (ex. FDSOI 10nm, photonique avancée), il est nécessaire d’établir des règles de dessin des circuits et en parallèle de développer les procédés de photolithographie pour reproduire ces dessins sur la puce. L’objectif de la thèse est d’établir des passerelles entre ces 2 mondes distincts mais fortement imbriqués afin de co-optimiser leur développement.

En partant d’un cas pratique pour des technologies avancées, les travaux de thèse pourront aborder les axes/problématiques suivants :
- Améliorer la précision et le temps de cycle de la calibration des modèles numériques de lithographie nécessaires à la correction des effets de proximité optique (OPC) ;
- Identifier, grâce à des caractérisations CD-SEM, les configurations « design » limites et ajuster, en fonction, les contraintes des règles de dessin ;
- Imaginer des motifs innovants qui optimiseront l’espace dimensionnel couvert et les évaluer avec un outil de simulation rigoureuse de lithographie et/ou expérimentalement ;
- Intégrer les résultats de lithographie au sein des outils « design » afin d’établir des liens de causalité avec les performances électriques des dispositifs.

La thèse se déroulera à Grenoble, au CEA-Leti, acteur reconnu internationalement pour l’ excellence des ses travaux de recherche dans le domaine de la microélectronique, et bénéfiera des moyens exceptionnels de la salle blanche de cet institut. En particulier l’étudiant(e) sera rattaché(e) au Laboratoire de PAtterning Computationnel (LPAC) qui explore l’amélioration des procédés de lithographie et de gravure en s’appuyant fortement sur les outils numériques en fort partenariat avec de nombreux acteurs industriels majeurs. Ce labarotoire regroupe une quinzaine de personnes de profil varié et complémentaire (étudiant en Master, ingénieur alternant, doctorant, technicien, ingénieur et chercheur, en CDD ou en CDI), habituées à travailler en étroite collaboration afin de permettre à chacun de s’épanouir et de contribuer collectivement à l’avancé des travaux du laboratoire.

L’étudiant(e) sera amené(e) à publier et à partager ses travaux lors de différentes conférences internationales.

Est-il possible d’accélérer le développement des procédés gravure en utilisant les réseaux de neurones?

Le développement et la production de composants électroniques économes en énergie représente un enjeu majeur du secteur de la microélectronique. Pour y répondre, les acteurs tel que CEA-Leti et le CNRS-LTM ne se limitent pas à concevoir, fabriquer, et tester de nouvelles architectures. Ils cherchent également à développer des procédés de fabrication plus respectueux de l’environnement, et investiguent des méthodes originales pour limiter l’impact de ces développements.
Des travaux par méthodes numériques sur les étapes de procédés sont déjà menés, que ce soit au CNRS-LTM sur la simulation HPEM des procédés de gravure plasma, ou au CEA-Leti sur l’aide à l’analyse d’images issues de microscopes électroniques. A ce jour, pour devenir prédictif, ces travaux nécessitent encore des validations expérimentales. Tandis que le control de la dimension latérale des motifs formés à l’échelle nanométrique est relativement accessible, par exemple par la technique CDSEM (10 images/mn), l’information en profondeur et le profil des structures gravées nécessitent à ces échelles de recourir à la microscopie électronique en transmission, délicate et extrêmement couteuse en temps (1 image/j). En combinant les résultats de simulations numériques, les caractérisations physiques et l'acquisition rapide d'image SEM le docorant entrainera un réseau de neurone convolutifs afin de prédire les profiles gravés. Ces prédictions seront d'une grande aide, un accélérateur et une source d'économie lors du développement des futures procédés.

Réalisation de grilles MOSFET au nœud sub-10nm sur FD-SOI

Dans le cadre du projet NextGen et du ChipACT Européen permettant d’assurer la souveraineté et la compétitivité de la France et de l’Europe en matière de nano-composants électroniques, le CEA-LETI lance la conception de nouvelles puces FD-SOI. Déjà présents au quotidien dans le secteur de l’automobile ou des objets connectés, les transistors FD-SOI 28-18nm sont produits en grand volume par des fondeurs de la microélectronique tel que STMicroelectronics. Cette technologie se base sur une architecture innovante permettant la réalisation de transistors plus rapides, fiables et moins énergivores que les transistors sur substrats massifs. Le passage au nœud de 10nm permettra d’améliorer les performances de cette technologie tout en étant compatible avec les enjeux de sobriété énergétique et les défis de la miniaturisation.
Le transistor à effet de champ FET (« Field-Effect Transistor ») au nœud 10nm nécessite un empilement de grille complexes de type silicium/isolant high-k/métal. L’ajout du diélectrique high-k permet de diminuer les courants de fuite de la grille, mais son utilisation couplée à la miniaturisation des composants induit de nouvelles difficultés sur le comportement électrique du FET liées à l’hétérogénéité des matériaux constituant l’empilement de grille. Pour tenter de résoudre ces difficultés, ce doctorat se focalise sur un assemblage incluant le dépôt de films métalliques extrêmement minces sur high-k et permettant un ajustement de la tension de seuil des transistors. Afin d’étudier ces couches et réaliser les dépôts métalliques, le CEA-LETI s’équipe d’un équipement PVD de co-pulvérisation muti-cathodes sur tranche de silicium 300mm. Il permettra de réaliser des alliages et couches métalliques complexes ajustés en composition avec un contrôle de l’épaisseur à l’échelle de l’atome.

Caractérisation et conception de mémoires non volatiles à base de HfO2 durcies aux effets radiatifs

Ce sujet porte sur la caractérisation et la conception de circuits mémoires non volatiles durcis aux effets radiatifs à base de matériau HfO2. En effet, ce matériau présente des propriétés d'immunité aux radiations naturelles (spatiales) et artificielles (liées aux activités humaines) pouvant être exploitées pour fiabiliser le stockage de données dans des environnements sévères. De plus, combiné à la technologie CMOS FD-SOI, qui présente elle aussi une certaine immunité aux effets radiatifs, il est alors envisageable de mettre en œuvre des circuits mémoires très robustes sans complexifier la périphérie de pilotage, qui est alors l'élément le plus sensible. Dans cette thèse seront étudiés les mémoires ReRAM et FeRAM, qui sont des mémoires prometteuses en terme de performances, d'efficacité énergétique et de scalabilité et qui, à terme, pourraient remplacer les mémoires Flash et EEPROM classiques. Un ou plusieurs testchips sont envisagés pour mettre en œuvre de nouvelles techniques de conception robustes et se benchamarker par rapport aux solutions existantes.

Circuit de neurones impulsionels basé sur des laser déclenchés par commutation Q intégrés sur silicium

Les réseaux neuromorphiques pour le traitement d’informations ont pris une place importante aujourd’hui
notamment du fait de la montée en complexité des tâches à effectuer : reconnaissance vocale, corrélation
d’images dynamiques, prise de décision rapide multidimensionnelle, fusion de données, optimisation
comportementale, etc… Il existe plusieurs types de tels réseaux et parmi ceux-ci les réseaux impulsionnels,
c’est-à-dire, ceux dont le fonctionnement est calqué sur celui des neurones corticales. Ce sont ceux qui
devraient offrir le meilleur rendement énergétique donc le meilleur passage à l’échelle. Plusieurs
démonstrations de neurones artificielles ont été menées avec des circuits électroniques et plus récemment
photoniques. La densité d’intégration de la filière photonique sur silicium est un atout pour créer des circuits
suffisamment complexes pour espérer réaliser des démonstrations complètes. Le but de la thèse est donc
d’exploiter une architecture de réseau neuromorphique impulsionnel à base de lasers à bascule de gain (Q
switch) intégrés sur silicium et d’un circuit d’interconnexion ultra-dense et reconfigurable apte à imiter les
poids synaptiques. Une modélisation complète du circuit est attendue avec, à la clé la démonstration pratique
d’une application dans la résolution d’un problème mathématique à définir.

Impact et cohabitation du Lithium sur une plateforme de microélectronique

Contexte : les matériaux à base de Lithium, qu’ils soient en couches minces ou sous forme de matériaux massifs, présentent un fort intérêt avec des applications variées (batteries, composants RF...). Cependant, la cohabitation du Lithium avec les matériaux dits « standards » de la microélectronique requiert une attention particulière quant à une dissémination en salle blanche et son impact éventuelle sur les performances électriques des dispositifs. En effet, par principe de précaution, ces matériaux sont « confinés » sur des lignes de fabrication dédiées, sans complètement connaitre leur effet sur les dispositifs fabriqués. L’ambition de ce travail est de comprendre les phénomènes de dissémination du Lithium, proposer des solutions permettant de la contrôler et de tirer profit d’éventuels effets bénéfiques.
Mission : au cours de cette thèse vous travaillerez en étroite collaboration avec une équipe pluridisciplinaire d’experts du CEA et leurs partenaires. Il s’agira de mettre en évidence les vecteurs possibles de dissémination du Lithium dans des espaces communs situés en salle blanche. Par ailleurs, vous définirez une méthodologie d’identification et de quantification du lithium dans différents matériaux et aux interfaces de ceux-ci à l’aide d’outils de caractérisation physico-chimique disponibles dans les équipes « contamination métallique opérationnelle » (CMO, en salle blanche) et « faisceaux d’ions » (FI, au sein de la plateforme de nano-caractérisation (PFNC) ) du Laboratoire d’Analyse de Surfaces & Interfaces (LASI). Une importante part du travail reposera sur des méthodes d’analyse par faisceau d’ions telle que la spectrométrie de masse des ions secondaires. Cette mise en place permettra d’étudier les mécanismes et cinétique de diffusion du lithium ainsi que d’évaluer son impact sur les performances de dispositifs de type « microélectronique ».
Profil : Chimiste, physicien(ne), ingénieur(e) …, vous avez des connaissances en chimie / physique des matériaux ou semi-conducteurs. Titulaire d’un Bac+5, vous êtes curieux/se, rigoureux/se, créatif/ve et souhaitez participer à un projet de recherche de 3 ans en support à la microélectronique.

Simulation de dynamique moléculaire du changement de phase dans les matériaux GeSbTe enrichis en Ge

L’objectif de cette thèse est d’étudier les changements de phase dans des alliages GST enrichis en Ge par le biais de simulations de dynamique moléculaire (MD) avec es potentiels interatomiques basés sur des réseaux de neurones à graphe équivariants. Le(la) candidat(e) sera amené(e) à entrainer un modèle sur des calculs ab initio de référence sur des matériaux GST enrichis en Ge afin de décrire les phases amorphes et cristallines. Le potentiel sera ensuite utilisé afin de calculer des propriétés thermodynamiques et cinétiques des transitions de phase. Dans un deuxième temps, des développements complémentaires seront menés afin d’inclure l’impact des impuretés et d’un champ électrique sur le changement de phase. Finalement les simulations de MD seront utilisées pour calculer des paramètres physiques afin d’améliorer un modèle mésoscopique basé sur la méthode du champ de phase.

Top