De nombreux systèmes critiques pour la sécurité intègrent désormais des fonctions d’intelligence artificielle devant opérer avec une consommation énergétique minimale et sous fortes incertitudes, notamment en contexte de données limitées. Or, les approches déterministes classiques de l’IA ne fournissent qu’une estimation ponctuelle des prédictions, sans quantification rigoureuse de la confiance, ce qui limite leur fiabilité en conditions réelles.

Cette thèse s’inscrit dans le domaine émergent de l’électronique bayésienne, où l’objectif est d’implémenter l’inférence probabiliste directement au niveau matériel, en exploitant la variabilité intrinsèque de nanodispositifs pour représenter et manipuler des distributions de probabilité. Si des mémristors ont déjà été utilisés pour réaliser des opérations d’inférence bayésienne, leurs contraintes en endurance et en énergie de programmation constituent un verrou majeur pour l’apprentissage embarqué.

L’objectif de cette thèse est d’explorer l’utilisation de transistors ferroélectriques à effet de champ (FeMFETs) comme briques élémentaires de réseaux de neurones bayésiens sur puce. Il s’agira de caractériser et modéliser l’aléa ferroélectrique exploitable pour l’échantillonnage et la mise à jour probabiliste, de développer des architectures de neurones et synapses bayésiens basées sur ces dispositifs, puis d’évaluer expérimentalement et au niveau système leur robustesse, leur efficacité énergétique et leur pertinence pour des applications critiques.

Face à l'explosion de la demande en contenu numérique, les systèmes 6G sont confrontés à des défis majeurs, notamment le développement d'amplificateurs de puissance pour les fréquences sub-THz. Ces fréquences promettent des débits de données ultra-rapides, mais repoussent les limites des technologies silicium actuelles. Dans les datacenters IA, la communication optique entre les GPU est indispensable pour réduire la consommation énergétique totale, par rapport au câblage filaire classique. Des dispositifs à très haute vitesse sont alors nécessaires pour les circuits de commande électriques des photodétecteurs et des lasers. Les transistors bipolaires à hétérojonction (HBT) à base d'InP sur de grands substrats de silicium offrent une solution prometteuse, alliant performances à haute vitesse et pertes système minimales. Cette technologie présente toutefois le défi d'intégrer les couches III-V aux procédés compatibles CMOS, tout en ouvrant la voie à de nouvelles architectures de dispositifs prometteuses, permettant à la fois la réduction des éléments parasites et la gestion de l'auto-échauffement.

Ce programme doctoral vise à orienter les développements du Leti sur les HBT III-V sur silicium afin d'optimiser l'architecture du dispositif et d'améliorer ses performances RF. Dans ce programme, l'étudiant aura la charge de :

- Réaliser la caractérisation électrique de différentes géométries de dispositifs et de diverses architectures technologiques par des mesures DC et RF telles que les caractéristiques courant-tension (I-V), l'analyse thermique, les paramètres S et éventuellement Load-Pull.
- Simuler les principaux effets parasites et de nouvelles architectures de dispositifs afin d'en comprendre les limitations.
- Collaborer étroitement avec les ingénieurs procédés pour relier les résultats électriques aux choix de fabrication et optimiser les dispositifs.

Ce sujet de thèse offre une opportunité unique d'améliorer vos compétences en dispositifs de puissance GaN et de développer des architectures innovantes. Vous travaillerez aux côtés d'une équipe multidisciplinaire spécialisée dans l'ingénierie des matériaux, la caractérisation, la simulation de dispositifs et les mesures électriques.
Les composants de puissance GaN verticaux sont très prometteurs pour les applications de puissance au-delà de la plage du kV. Des transistors avec une architecture 'trench MOSFET' ont été démontrés dans l'état de l'art avec des résultats encourageants. L'empilement de grille de ces dispositifs est un élément clés car il impacte directement leur résistance à l'état passant, la tension de seuil et le signal de commande à appliquer dans un convertisseur de puissance. L'étude proposée se concentrera sur le développement d'empilements de grille innovants capables de supporter des tensions élevées tout en maintenant une tension de seuil et une mobilité de canal à l'état de l'art avec un minimum de piégeage diélectrique. Le travail impliquera l'étude de l'impact des paramètres de procédés de fabrication sur les caractéristiques électriques. Une attention particulière sera à accorder à l'optimisation de la géométrie de la grille par des simulations TCAD pour étudier l'impact sur l'état passant et le claquage. Les améliorations identifiées seront intégrées aux dispositifs fabriqués sur notre ligne de composants de puissance GaN 200mm. Le travail se déroulera au sein du laboratoire des composants de puissance et sera soutenu par plusieurs projets en cours.

L'expansion rapide de l'IA et de l'informatique en nuage a placé des exigences sans précédent sur l'infrastructure des centres de données, où l'efficacité énergétique est désormais une contrainte définissante. Malgré leur potentiel, de nombreux systèmes de puissance reposent encore sur des dispositifs à base de silicium, qui souffrent de limitations intrinsèques d'efficacité entraînant des pertes d'énergie significatives. Les transistors à haute mobilité électronique GaN (GaN HEMTs), grâce à leur mobilité électronique supérieure et à leur tension de claquage élevée, représentent une alternative convaincante, capable d'atteindre des efficacités bien plus élevées dans la conversion de puissance. Cependant, leur adoption plus large est limitée par des défis de fiabilité, en particulier ceux liés aux mécanismes de piégeage de charge qui dégradent les performances du dispositif au fil du temps.

Dans ce projet de thèse, vous allez explorer les dynamiques fondamentales des porteurs de charge dans les GaN HEMTs, en vous concentrant sur les origines physiques des dérives de la résistance à l'état passant et de la tension de seuil - indicateurs clés de l'instabilité du dispositif. En analysant systématiquement le comportement électrique de ces transistors dans diverses conditions de fonctionnement, vous allez découvrir les mécanismes derrière leur dégradation et identifier des voies pour améliorer leur robustesse. Vos découvertes informeront directement l'optimisation des architectures de dispositifs, permettant le développement d'électroniques de puissance plus efficaces et fiables qui peuvent répondre aux exigences des centres de données modernes et au-delà.

Vous ferez partie d'une équipe de recherche multidisciplinaire au CEA-Leti, collaborant avec des experts en ingénierie des matériaux semiconducteurs, simulation de dispositifs et caractérisation électrique. Cet environnement vous fournira un ensemble de compétences complet, couvrant l'ingénierie de processus, les tests électriques avancés et les simulations TCAD. Cette position ne fera pas seulement évoluer votre expertise, mais vous placera également à l'avant-garde d'un domaine à impact mondial. En contribuant à l'avancement des GaN HEMTs, vous jouerez un rôle clé dans la définition de l'avenir de l'électronique de puissance - où l'innovation se traduit directement par des solutions technologiques durables.