La consommation d'énergie des dispositifs informatiques est due 1) à la partie calcul, 2) aux accès à la mémoire et 3) à la logique de commande. La partie calcul augmente en raison de l'accroissement du volume des données et de la complexité algorithmique, ce qui affecte également la logique de commande et les accès à la mémoire. Certains paradigmes de calcul permettent de réduire légèrement les accès mémoire : le calcul en mémoire et le traitement en flux. Le premier intègre les éléments de calcul directement dans la mémoire, ce qui permet d'économiser les accès en lecture-écriture avant et après le calcul puisque celui-ci peut être effectué à la volée. La seconde traite les données directement dans le chemin de données ou dans un bus, en mode flux de données, sans nécessiter d'accès à une quelconque mémoire externe. Les deux approches peuvent être combinées. Le Stream Computing permet également la détection comprimée à proximité des capteurs, ce qui permet de traiter en temps réel d'énormes quantités de données sans nécessiter de stockage ni de post-traitement. De cette façon, il constitue un élément clé pour l'économie d'énergie. Nous proposons d'étudier la co-conception du code associé aux architectures informatiques pour obtenir une légère réduction des accès mémoire en combinant le traitement en flux et le calcul en mémoire. Le cas d'utilisation que nous proposons est basé sur la conception d'un processeur de signal numérique programmable utilisé dans l'instrumentation de nouvelle génération (physique quantique, physique nucléaire et des particules, radar) ou le calcul convolutif IA pour détecter des événements ou des caractéristiques qui nécessitent une bande passante de données extrêmement élevée sur plusieurs canaux, typiquement >16 > 4GSPs ; une latence extrêmement faible. L'architecture matérielle, le paradigme de programmation logicielle et l'impact sur la compilation seront étudiés. L'objectif est de développer un nouveau paradigme logiciel/matériel de calcul qui combine le calcul en mémoire et le traitement en flux, le modèle de programmation et la mise en œuvre d'outils de démonstration. Un Proof-of-Concept basé sur un FPGA moderne (Zynq Ultrascale) et un ASIC (partenariat avec CentraleSupelec) est attendu à la fin du doctorat. Ce PoC permettra d'étudier l'impact de différents types de hardwares (aussi bien déjà implémentés dans le FPGA que conçus sur mesure pendant le doctorat) pour obtenir des chiffres de consommation d'énergie.