Dans le cadre d’applications nécessitant le stockage de données sensibles en mémoires non-volatiles, se pose alors la question de leur sécurisation, notamment contre des attaques invasives et non invasives (par canaux cachés).

Cette question est d’autant plus pertinente que plusieurs technologies mémoires sont actuellement en compétition pour succéder à la technologie Flash NOR (type de mémoire embarquée dans les microcontrôleurs) dans les nœuds avancés (sub-28 nm). Parmi elle, la technologie mémoire FeRAM, basée sur un empilement HZO, offrent de nombreux avantages en terme de performances (faible niveau de tensions et d’énergie de programmation, forte endurance, …) mais aussi d’intégration dans un flot de fabrication CMOS standard.

Néanmoins, les aspects sécurisation des données stockées dans ce type de mémoire n’ont pas été investigué en profondeur et requièrent encore la mise en œuvre, dès la phase de conception, d’un mécanisme permettant l’effacement rapide et total (sans effet de rémanence) des données sensibles.

Dans cette thèse, l’étudiant aura pour mission, à partir de données mesurées sur silicium et issues du CEA, de caractériser finement le comportement d’un point mémoire FeRAM puis de proposer des solutions de conception mettant en œuvre l’effacement rapide au niveau circuit. Ces concepts seront ensuite implémentés puis validés sur silicium au travers d’un ou plusieurs testchips fabriqués en partie au CEA.

Pour réaliser à bien cette mission, l’étudiant devra mettre en œuvre des techniques de conception combinant des techniques analogiques et numériques. De plus, il devra aussi appréhender le fonctionnement du transistor MOS ainsi que la physique qui sous-tend l’élément de mémorisation ferroélectrique.

Les travaux seront valorisés à travers la rédaction de publications scientifiques dans des conférences et des journaux, ainsi que potentiellement des brevets.