Qui sommes-nous ?
Espace utilisateur
Formation continue
Credit : L. Godart/CEA
D’un jour à plusieurs semaines, nos formations permettent une montée en compétence dans votre emploi ou accompagnent vers le retour à l’emploi. 
Conseil et accompagnement
Crédit : vgajic
Fort de plus de 60 ans d’expériences, l’INSTN accompagne les entreprises et organismes à différents stades de leurs projets de développement du capital humain.
Thèses
Accueil   /   Thèses   /   Implémentation sécurisée matérielle/logicielle de la cryptographie post-quantique sur des plateformes RISC-V

Implémentation sécurisée matérielle/logicielle de la cryptographie post-quantique sur des plateformes RISC-V

Cybersécurité : hardware et software Défis technologiques Electronique et microélectronique - Optoélectronique Sciences pour l’ingénieur

Résumé du sujet

Les algorithmes de cryptographie à clé publique traditionnels seront considérés comme obsolètes lorsqu'un ordinateur quantique à grande échelle sera réalisé avec succès. En conséquence, le National Institute of Standards and Technology (NIST) aux États-Unis a lancé une initiative pour développer et standardiser de nouveaux algorithmes de cryptographie post-quantique (PQC), dans le but de remplacer les mécanismes de clé publique actuels. Cependant, l'adoption des algorithmes PQC dans l'Internet des objets (IoT) et les systèmes embarqués pose plusieurs défis d'implémentation, notamment la dégradation des performances et les préoccupations de sécurité découlant de la susceptibilité potentielle aux attaques physiques par canaux auxiliaires (SCA).
L'idée de ce projet de doctorat est d'explorer la modularité, l'extensibilité et l’adaptabilité de l'ISA open source RISC-V dans le but de proposer des implémentations innovantes, sécurisées et efficaces logiciel/matériel des algorithmes PQC. L'un des principaux défis liés à l'exécution des algorithmes PQC sur les processeurs embarqués est d'obtenir de bonnes performances (c'est-à-dire une faible latence et un haut débit) et une efficacité énergétique tout en incorporant des contre-mesures contre les SCA physiques. Dans la première phase, le candidat au doctorat examinera l'état de l'art (SoA) dans le but de comprendre les faiblesses et les points d'attaque des algorithmes PQC, l'efficacité et les surcoûts des contre-mesures SoA, et les stratégies d'accélération SoA. Dans la deuxième phase, le candidat mettra en œuvre de nouvelles solutions en exploitant tous les degrés de liberté offerts par l'architecture RISC-V et caractérisera les résultats obtenus en termes de surcoût de surface, de temps d'exécution et de résistance aux SCA.
Au-delà des passionnants défis scientifiques, ce doctorat se déroulera à Grenoble, une ville pittoresque nichée dans les Alpes françaises. La recherche sera menée au CEA, dans les instituts LETI et LIST, et en collaboration avec le laboratoire TIMA

Laboratoire

Département Systèmes et Circuits Intégrés Numériques (LIST)
DSCIN
Laboratoire Fonctions Innovantes pour circuits Mixtes
Top envelopegraduation-hatlicensebookuserusersmap-markercalendar-fullbubblecrossmenuarrow-down