L’intégration 3D séquentielle est envisagée comme l’une des solutions possibles pour la fin de la roadmap CMOS. Différents modules process ont été développés à 500°C en FDSOI planaire en intégration gate first. Cependant compte-tenus des résultats récents de stabilité des transistors du bas obtenus, des considérations de rendement, un besoin de réduire encore cette température à 450°C est envisagé.
Ainsi le post-doctorant aura en charge le développement de modules technologiques à basses températures 450°C et 500°C pour du FDSOI planaire. Une attention particulière sera apportée au développement du module grille à basse température. La modulation de la tension de seuil sera aussi adressée.
Ce travail sera fait en collaboration avec les équipes process de la plateforme technologique du LETI ainsi qu’avec les equipes de caractérisation électrique et de simulations TCAD.