La sécurité des objets connectés doit être efficace en énergie. Or, la plupart des travaux
autour de la sécurisation par la conception montrent un surcoût, d’un facteur
multiplicatif de 2 à 5, en surface, en performance, en puissance et en énergie, qui ne
satisfait pas les contraintes de l’IoT. Ces 5 dernières années les efforts de recherche
sur la sécurisation ont été guidés par la réduction de la surface silicium voire de la
puissance, ce qui n’implique pas toujours à une diminution de l’énergie, critère
prédominant dans les objets connectés autonomes. Le sujet de post-doc vise la sécurisation
vis à vis d’attaques potentielles, et l’optimisation en consommation énergétique, de
l’implémentation de fonctions de sécurité (capteurs de détection d’attaques, accélérateur
cryptographique, générateur de nombre aléatoire, etc.) en technologie FDSOI 28nm.
A partir de la sélection de briques de sécurité non sécurisées, disponibles sur FPGA, le
post-doc explorera les solutions de sécurisation à tous les niveaux du flot de conception
afin de proposer et de valider, dans un démonstrateur silicium, les contre-mesures les
plus efficaces en énergie tout en garantissant le niveau de sécurité choisi.