L’intégration des circuits nanométriques à partir de composants non-fiables a émergé comme l’un des défis majeurs pour la conception des futurs circuits électroniques. En effet, en raison d’une forte augmentation de la densité d’intégration, des tensions d’alimentation de plus en plus faibles et des variations dans le processus technologique, les dispositifs nanoélectroniques émergents seront intrinsèquement non-fiables. Pour que l’intégration à échelle nanométrique soit économiquement viable, de nouvelles solutions de tolérance aux fautes doivent être inventées pour le traitement et le stockage des données numériques.

Ce projet postdoctoral vise à développer des solutions innovantes de tolérance aux fautes, aussi bien au niveau circuit qu’au niveau système, qui sont fondamentalement basées sur des modèles mathématiques et algorithmiques de la théorie de l’information. Les solutions recherchées s’appuieront notamment sur l’utilisation de codes correcteurs d’erreurs spécifiques, capables de fournir une protection fiable contre les erreurs même lorsqu’ils opèrent sur du matériel non-fiable. Le but est d’élaborer les bases scientifiques et de fournir une première preuve du concept, condition essentielle pour aboutir à un changement de paradigme dans la conception des futurs circuits nanométriques.