Dans le cadre de l’évolution des technologies silicium pour la microélectronique, les procédés mis en jeu dans la fabrication des dispositifs se doivent d'être optimisés. Plus précisément, l'épitaxie, technique de croissance cristalline, est utilisée pour fabriquer des transistors FD-SOI (Fully Depleted-Silicon On Insulator) au nœud technologique 10 nm dans le cadre du projet NextGen au CEA-Leti. Une épitaxie de semi-conducteurs de type Si et SiGe dopée ou non est développée afin d’améliorer les performances électriques des dispositifs. Le travail de thèse portera sur les épitaxies sélectives du SiGe(:B) pour les canaux et les sources/drains des transistors pMOS. Une comparaison des cinétiques de croissances du SiGe et du SiGe:B sera faite entre les croissances sous gaz porteur H2, couramment employé et le gaz porteur N2. Des stratégies innovantes de dépôt/gravure cyclées (CDE) seront également évaluées, l’objectif étant d’abaisser la température du procédé.