Les supercalculateurs exascale reposent sur des architectures hétérogènes combinant des CPU et des GPU, ce qui rend nécessaire une refonte des algorithmes numériques afin d’exploiter pleinement l’ensemble des ressources disponibles. Dans les simulations par éléments finis à grande échelle, la résolution des systèmes linéaires au moyen de solveurs itératifs et de préconditionneurs de type multigrille algébrique (AMG) constitue encore un goulet d’étranglement majeur en termes de performance.

L’objectif de cette thèse est d’étudier et de développer des stratégies de préconditionnement hybrides adaptées à ces systèmes hétérogènes. Le travail visera à analyser comment les techniques multiniveaux et AMG peuvent être structurées pour utiliser efficacement à la fois les CPU et les GPU, sans restreindre les calculs à un seul type de processeur. Une attention particulière sera portée à la distribution des données, au placement des tâches et aux interactions CPU–GPU au sein des solveurs multiniveaux.

D’un point de vue numérique, la recherche portera sur l’analyse et la construction des opérateurs multiniveaux, incluant les hiérarchies de grilles, les opérateurs de transfert inter-niveaux et les procédures de lissage, exécutés sur les CPU et les GPU disponibles. L’impact de ces choix sur la convergence, les propriétés spectrales et la robustesse des méthodes itératives préconditionnées sera étudié. Des critères mathématiques guidant la conception de préconditionneurs hybrides efficaces seront établis et validés sur des problèmes représentatifs en éléments finis, par exemple pour des applications en sismologie à l’échelle régionale.

Ces développements seront couplés à des stratégies de décomposition de domaine et de parallélisation adaptées aux architectures hétérogènes. Une attention particulière sera accordée aux transferts de données CPU–GPU, à l’utilisation de la mémoire et à l’équilibre entre noyaux liés au calcul et liés à la bande passante mémoire. L’interaction entre les choix numériques et les contraintes matérielles, telles que les hiérarchies mémoire CPU et GPU, sera conçue et développée afin d’assurer des implémentations scalables et efficaces.